点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - HDL设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法
从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法
所属分类:
其它
发布日期:2009-08-28
文件大小:3145728
提供者:
fantasyagain
Verilog HDL设计的要点.doc
Verilog HDL设计的要点 实用文档 包含比较多的实际例子
所属分类:
专业指导
发布日期:2010-03-29
文件大小:215040
提供者:
lpplou
Verilog HDL设计的要点
Verilog HDL设计中的一些注意事项,初学者可以看看,有一定帮助
所属分类:
专业指导
发布日期:2010-05-20
文件大小:237568
提供者:
wangxinda1006
Verilog HDL设计方法概述
随着电子设计技术的飞速发展,专用集成电路(ASIC)和用户现场可编程门阵列(FPGA)的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度也越来越高,特别是需要设计具有实时处理能力的信号处理专用集成电路,并把整个电子系统综合到一个芯片上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动,而需要综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常迅速,电路设计能力赶不上技术的进步。在数字逻辑设计领域,迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的
所属分类:
其它
发布日期:2010-05-28
文件大小:200704
提供者:
boytodance
Verilog+HDL设计的要点
Verilog+HDL设计的要点,可供大家参考
所属分类:
专业指导
发布日期:2010-07-10
文件大小:294912
提供者:
uestcwu
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。
所属分类:
嵌入式
发布日期:2011-02-22
文件大小:124928
提供者:
zhlyz2003
Verilog HDL设计方法概述.pdf
Verilog HDL设计方法概述.pdf
所属分类:
其它
发布日期:2011-03-31
文件大小:200704
提供者:
zwj01129
EDA的设计流程--第六讲verilog HDL设计流程
EDA的设计流程--第六讲verilog HDL设计流程
所属分类:
软件测试
发布日期:2011-04-01
文件大小:231424
提供者:
huangyx223
编写测试代码是验证HDL设计的主要手段
本应用笔记是专门为没有测试编写经验并对 HDL 验证流程陌生的逻辑设计者而编写的。 编写测试代码是验证 HDL 设计的主要手段。本应用笔记为创建或构建有效的测试设计提供了准则。同时给出了一个为任何设计开发自检测测试的算法。
所属分类:
其它
发布日期:2011-04-22
文件大小:627712
提供者:
hua308
Verilog HDL设计方法概述
Verilog HDL设计方法概述,很好很强大
所属分类:
其它
发布日期:2011-09-03
文件大小:200704
提供者:
cwpeng
Verilog HDL设计进阶
Verilog HDL设计进阶
所属分类:
专业指导
发布日期:2013-05-05
文件大小:2097152
提供者:
gt86095296
Verilog HDL设计方法概述
Verilog HDL设计方法概述,很好地学习资料,你值得一看!
所属分类:
硬件开发
发布日期:2013-06-02
文件大小:200704
提供者:
u010882690
基于Verilog HDL设计的PWM输出控制
基于Verilog HDL设计的PWM输出控制
所属分类:
嵌入式
发布日期:2013-10-12
文件大小:338944
提供者:
u012413444
Verilog HDL设计的要点.pdf
Verilog HDL设计的要点.pdf Verilog HDL设计的要点.pdf Verilog HDL设计的要点.pdf Verilog HDL设计的要点.pdf
所属分类:
专业指导
发布日期:2008-10-28
文件大小:237568
提供者:
q042096
复杂数字逻辑系统的Verilog HDL设计技术和方法\复杂数字逻辑系统的Verilog HDL设计技术和方法.pdf
E:\复杂数字逻辑系统的Verilog HDL设计技术和方法\复杂数字逻辑系统的Verilog HDL设计技术和方法.pdf
所属分类:
专业指导
发布日期:2009-01-19
文件大小:4194304
提供者:
kevin702
异步FIFO的Verilog HDL设计
异步FIFO的Verilog HDL设计 你说不重要么 嘿嘿····
所属分类:
专业指导
发布日期:2009-03-03
文件大小:225280
提供者:
a280968406
verilog HDL设计进阶练习
练习一.简单的组合逻辑设计 目的: 掌握基本组合逻辑电路的实现方法。 练习二. 简单时序逻辑电路的设计 目的:掌握基本时序逻辑电路的实现。 练习三. 利用条件语句实现较复杂的时序逻辑电路 目的:掌握条件语句在Verilog HDL中的使用。 练习四. 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别 目的:1.明确掌握阻塞赋值与非阻塞赋值的概念和区别; 练习五. 用always块实现较复杂的组合逻辑电路 目的: 1.掌握用always实现组合逻辑电路的方法; 练习六. 在Verilog HDL中使
所属分类:
专业指导
发布日期:2009-03-18
文件大小:374784
提供者:
langque
创建基于Vivado的HDL设计文件
又是周末了,天气很不错,被文章压得喘不过气来,转换一下思路,写写关于Vivado的HDL设计文件的创建问题。创建HDL文件的目的是为下一步的设计创建环境。
所属分类:
其它
发布日期:2020-08-10
文件大小:183296
提供者:
weixin_38611812
EDA/PLD中的Actel 优化图形HDL设计输入环境
Actel公司和HDL Works公司宣布针对Actel的Libero集成设计环境 (IDE) 设计流程,优化HDL Works的EASE设计输入工具。EASE图形HDL设计输入环境为FPGA和ASIC的VHDL、Verilog和混合语言设计提供快速和准确的途径,进行设计输入、修改和维护。此外,两家公司还宣布HDL Works已加入成为Actel EDA联盟计划的一员。 优化的HDL工具流程对于Actel所有生成和维护复杂HDL设计的客户都非常重要,而Siemens正是深谙这种需要的客户之一。
所属分类:
其它
发布日期:2020-12-10
文件大小:55296
提供者:
weixin_38677227
HDL设计和验证与System Generator相结合
Xilinx:registered:SystemGeneratoRForDSP是用来协助系统设计的MATLABSimulink模块集。SystemGeneratorforDSP在熟悉的MATLAB环境中引入XilinxFPGA对象,让您能够对设计进行功能仿真,并且使用MATLAB环境对照理想参考结果验证位精度和时序精度模型。这些参考结果可以在MATLAB环境外部生成,也可以在其内部生成,在这两种情况下您均可从MATLAB环境中引用XilinxFPGA硬件平台。 SystemGenerato
所属分类:
其它
发布日期:2021-01-19
文件大小:179200
提供者:
weixin_38552083
«
1
2
3
4
5
6
7
8
9
10
...
50
»