注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog+HDL

  2. 本资源主要介绍Verilog HDL语言的发展历史和它的主要功能，适合初学者

  3. 所属分类：专业指导

    • 发布日期：2009-10-02
    • 文件大小：4194304
    • 提供者：fumysfumys

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. FPGA_数字电子系统设计与开发实例导航

  2. 第1 章可编程逻辑器件与FPGA ............................................. 1 1.1 可编程逻辑器件概述................................................ 1 1.1.1 可编程逻辑器件简介.......................................... 1 1.1.2 发展历史..................................................

  3. 所属分类：硬件开发

    • 发布日期：2010-06-23
    • 文件大小：5242880
    • 提供者：ydmws1234

  1. vhdl数字钟的设计

  2. 摘 要 4 Abstract 5 第一章 电子设计自动化(EDA)发展概述 6 1.1什么是电子设计自动化(EDA) 6 1.2 EDA的发展历史 6 第二章VHDL简介 8 2.1 硬件描述语言VHDL 8 2.2 VHDL的组成 8 2.3 程序包（Package） 8 2.4 库（Library） 9 2.5 VHDL运算符 9 2.6 VHDL数据对象 9 2.7 VHDL常用语句 10 2.8 元件声明及元件例化 10 2.9 配置（Configuration） 11 2.10子程序

  3. 所属分类：嵌入式

    • 发布日期：2010-08-07
    • 文件大小：201728
    • 提供者：feiyue165

  1. _数字电路设计与Verilog HDL(张亮)

  2. 本书首先概述了数字集成电路发展的历史与未来，指出了硬件描述语言(HDL)在设计数字电路中所起的作用，并系统概要地讲解了Verilog HDL的语法要点。在此基础上，本书以Verilog HDL为工具，介绍了几种描述电路的方法与技巧，列举了几个典型电路的描述实例，然后用80C51单片机、硬盘控制器和PCI总线控制器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave状态机在总线控制等方面的设计技巧。文中还对Verilog建模与调试、BIST

  3. 所属分类：硬件开发

    • 发布日期：2010-10-14
    • 文件大小：5242880
    • 提供者：peterzhao2007

  1. 第1章Verilog HDL语言的发展历史

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：软件测试

    • 发布日期：2011-04-01
    • 文件大小：88064
    • 提供者：huangyx223

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. 夏宇闻-Verilog经典教程.pdf

  2. VHDL和Verilog HDL这两种工业标准的产生顺应了历史的潮流，因 而得到了迅速的发展。作为跨世纪的中国大学生应该尽早掌握这种新的设 计方法，使我国在复杂数字电路及系统的设计竞争中逐步缩小与美国等先 进的工业发达国家的差距。为我国下一个世纪的深亚微米百万门级的复杂 数字逻辑电路及系统的设计培养一批技术骨干。

  3. 所属分类：硬件开发

    • 发布日期：2012-04-01
    • 文件大小：1048576
    • 提供者：fanfan1991

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. verilog语言教程

  2. verilog HDL硬件设计语言入门教程 Verilog HDL语言的发展历史和它的主要能力。Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：讲义

    • 发布日期：2014-11-22
    • 文件大小：88064
    • 提供者：qq_23831219

  1. Verilog_HDL教程

  2. 一本不错的verilog语言学习的书，很全，很系统，也很容易理解。 第一章：介绍Verilog HDL语言的发展历史和它的主要能力。 第二章：提供H D L语言的速成指南。 第三章：介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Ve r i l o g硬件描述语言中的两种数据类型。 第四章：讲述在Verilog HDL中编写表达式的基础。 第五章：本章讲述Verilog HDL为门级电路建模的能力，包括可以使用的内置基本门和如

  3. 所属分类：专业指导

    • 发布日期：2008-12-18
    • 文件大小：4194304
    • 提供者：ahgchkjxy2005

  1. Verilog HDL硬件描述语言

  2. Verilog HDL语言的发展历史和它的主要能力

  3. 所属分类：专业指导

    • 发布日期：2009-02-28
    • 文件大小：4194304
    • 提供者：zorrosea

  1. Verilog+HDL+综合实用教程.pdf

  2. 本章介绍Verilog HDL语言的发展历史和它的主要能力。 1.1 什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：3145728
    • 提供者：drjiachen

  1. EDA/PLD中的硬件描述语言HDL的现状与发展

  2. 摘要：从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内EDA基础薄弱的现状，在硬件描述语言方面作了一些有益的思考。 关键词：ASIC 硬件描述语言HDL Verilog HDL VHDL SystemC Superlog 芯片系统SoC引 言　　硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：141312
    • 提供者：weixin_38581992

  1. Verilog HDL发展历史

  2. Verilog HDL 语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL 语言于1990 年被推向公众领域。Open Verilog International（O V I ）是促进Verilog 发展的国际性组织。1992 年，OVI

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：31744
    • 提供者：weixin_38698863