注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.pdf

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-05-07
    • 文件大小：4194304
    • 提供者：wuchengbai

  1. 华为_Verilog HDL入门教程

  2. 华为_Verilog HDL入门教程，华为_Verilog HDL入门教程

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：287744
    • 提供者：hy7758521

  1. Verilog HDL教程

  2. 很好用的Verilog HDL教程 对于初学者而言，浅显易懂

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：4194304
    • 提供者：wayl29

  1. Verilog HDL 入门教程

  2. 本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模。

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：287744
    • 提供者：liu639639

  1. Verilog HDL教程

  2. Verilog HDL教程，pdf版的教程

  3. 所属分类：专业指导

    • 发布日期：2009-09-22
    • 文件大小：223232
    • 提供者：huazaicola

  1. 一个挺好的硬件描述语言—HDL

  2. 硬件描述语言Verilog HDL，类似于高级程序设计语言（如C语言等）。它是一种一文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能（即行为）。

  3. 所属分类：C

    • 发布日期：2010-04-15
    • 文件大小：11534336
    • 提供者：wyq_517

  1. HDL 编码风格与编码指南

  2. .准则的重要程度分三个层次： 好的经验 -- 表明这条规则是一般情况下比较好的经验，在大多数的情况下 要遵循,在特殊情况下可以突破这一规则。 推荐 -- 推荐这一规则，在遵循这一规则的条件下，一般不会出现问题； 强烈推荐 -- 表示严格规定，除非出现特别特殊的情况，否则要严格遵守。 2．斜体部分一般表明不按照规则执行，会出现的问题和现象，或一些相关注释。 3．版本及修订工作

  3. 所属分类：嵌入式

    • 发布日期：2011-06-06
    • 文件大小：32768
    • 提供者：sqazsq

  1. verilog hdl 华为入门教程

  2. verilog hdl 华为入门教程,verilog hdl 华为入门教程

  3. 所属分类：硬件开发

    • 发布日期：2012-05-05
    • 文件大小：287744
    • 提供者：tank3508

  1. Verilog HDL复杂数字系统设计（PPT）

  2. 复杂数字系统设计，主要内容是Verilog HDL，里面有关于串口通信，CPU，调制解调器，FIFO等器件的设计

  3. 所属分类：专业指导

    • 发布日期：2012-05-11
    • 文件大小：5242880
    • 提供者：fangyan22

  1. verilog hdl 交通等控制程序

  2. verilog hdl 交通等控制程序，是一个十字路口的简单控制程序

  3. 所属分类：其它

    • 发布日期：2013-01-10
    • 文件大小：3072
    • 提供者：dq40653026

  1. 设计与验证verilog+hdl

  2. 设计与验证verilog+hdl，这个一本挺好的书

  3. 所属分类：其它

    • 发布日期：2013-04-04
    • 文件大小：14680064
    • 提供者：zhang__peng

  1. MATLAB-HDL

  2. MATLAB-HDL，是MATLAB中自带的HDL Coder的应用说明，也就是如何利用HDL Coder将MATLAB代码转化成硬件语言（verilog,vhdl），是我自己看了好多help文档后整理的，传上来与大家分享交流，这里暂时上传其中的一部分。

  3. 所属分类：硬件开发

    • 发布日期：2014-03-24
    • 文件大小：1048576
    • 提供者：u011622434

  1. Verilog HDL 简明教程

  2. 简介：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期

  3. 所属分类：嵌入式

    • 发布日期：2009-04-12
    • 文件大小：138240
    • 提供者：irisflowers

  1. Verilog HDL 矩阵键盘扫描

  2. Verilog HDL 语言的矩阵键盘扫描模块程序。很方便。

  3. 所属分类：其它

    • 发布日期：2009-04-18
    • 文件大小：161792
    • 提供者：s00d45

  1. 《Verilog-HDL实用设计与工程制作》例程

  2. 刘卫玲、常晓明编*的《Verilog-HDL实用设计 与工程制作》从实践的角度出发，全面介绍硬件描述 语言Verilog HDL，通过与具体电路实验的结合，使 读者能够轻松地掌握Verilog—HDL的语法、结构、功 能及简单应用。 全书共分8章，**～5章，通过应用Verilog— HDL描述的各种逻辑电路实例，详细讲解该语言的语 法结构和FPGA的开发流程；第6章，介绍硬件开发应 具备的条件；第7章，讲解数字电路系统的设计思路 ；第8章，通过列举12个简单的应用实例，详细介绍 工程应用系统

  3. 所属分类：制造

    • 发布日期：2018-04-09
    • 文件大小：109051904
    • 提供者：williamanos

  1. 学习HDL的几点重要提示

  2. 1.了解HDL的可综合性问题： HDL有两种用途：系统仿真和硬件实现。 如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。 但如果我们的程序是用于硬件实现（例如：用于FPGA设计），那么我们就必须保证程序“可综合”（程序的功能可以用硬件电路实现）。 不可综合的HDL语句在软件综合时将被忽略或者报错。 我们应当牢记一点：“所有的HDL描述都可以用于仿真，但不是所有的HDL描述都能用硬件实现。” 2. 用硬件电路设计思想来编写HDL: 学好HDL的关键是充分理解HDL语句和硬件电路的关系

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：38912
    • 提供者：weixin_38742460

  1. HDL前端输入与系统管理软件

  2. 这类软件主要是帮助用户完成HDL文本的编辑和输入工作，提高输入效率，并不是必须的，更多人更习惯使用集成开发软件或者综合/仿真工具中自带的文本编辑器，甚至可以直接使用普通文本编辑器。 UltraEdit一个使用广泛的编辑器，低版本并不直接支持HDL，但可以将下面的文件中的文字添加到WORDFILE.txt中（该文件在UltraEdit安装目录下），即可支持相应的语言编辑，关键字将用不同色彩标出。VHDL87 VHDL93 Verilog HDL HDL Turbo WriterVHDL/veril

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：40960
    • 提供者：weixin_38555019

  1. ravenoc:RaveNoC是可配置的HDL NoC（片上网络），适用于MPSoC和不同的MP应用-源码

  2. RaveNoC-可配置的片上网络 目录 介绍 RaveNoC是用于网状NoC拓扑的可配置HDL，允许用户定义更改参数和设置新配置。以下参数是可配置的，并且可以按编译类型作为系统Verilog宏传递。 NoC目前仅支持网状拓扑，但是正在研究其他拓扑以使其可配置，例如环形。所有HDL文件均以系统Verilog编码，并使用了verilator / xcelium（cadence）/ vivado synth进行了测试，因此与这些工具兼容，可以构建和生成硬件配置。请检查是否所有参数均未指示要更改，除非查

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：weixin_42135073

  1. chipyard:具有按序排列的内核，按序排列的内核，加速器等的敏捷RISC-V SoC设计框架-源码

  2. 芯片厂框架 使用Chipyard 要开始使用Chipyard，请参阅Chipyard文档网站上的文档： ://chipyard.readthedocs.io/ 什么是Chipyard Chipyard是用于基于Chisel的片上系统的敏捷开发的开源框架。 它将使您能够利用Chisel HDL，Rocket Chip SoC生成器和其他项目来生产 SoC，该产品具有从MMIO映射的外设到定制加速器的所有功能。 Chipyard包含处理器内核（ ， ， ），加速器（ ， ， ），内

  3. 所属分类：其它

    • 发布日期：2021-03-09
    • 文件大小：1048576
    • 提供者：weixin_42127754

  1. HACK通用计算机：使用HDL，从布尔代数和基本逻辑门到构建中央处理单元，存储系统和硬件平台，最终形成16位通用计算机。 然后，实现现代软件体系结构，该体系结构旨在在裸机计算机硬件平台上实现基于对象的高级语言的翻译和执行； 包括虚拟机，编译

  2. HACK通用计算机 我听到的，我忘记了； 我记得我所看到的； 我知道，我该怎么做。 —Kong子，公元前551–479年 从Nand到Tetris的项目即将进行令人着迷的发现之旅，从布尔代数和基本逻辑门到构建一个中央处理器，内存系统和硬件平台，最终导致通用计算机可以运行您喜欢的任何程序。 这通常是整个项目的硬件部分，它依赖于许多子项目等待组装。 不需要物理材料，因为我使用基于软件的硬件模拟器在自己的PC上构建计算机，就像真正的计算机是由该领域的计算机工程师设计的一样。 在整个项目的第二部分：

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：57344
    • 提供者：weixin_42174098
« 12 3 4 5 6 7 8 9 10 ... 50 »