注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的交通灯控制器

  2. 设计任务 （一）有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。 （二）要求： （1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行55s，支干道每次放行25s。每次由绿灯变为红灯的过程中，黄灯亮5s作为过渡。 （2）能实现正常的倒计时显示功能。 （3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。 （4）能实现特殊状态的功能显示：进入特

  3. 所属分类：嵌入式

    • 发布日期：2009-06-13
    • 文件大小：858112
    • 提供者：yang2lan

  1. FPGA 交通灯程序

  2. 基于Verilog hdl语言写的交通灯控制程序，完整且有解释。

  3. 所属分类：交通

    • 发布日期：2010-07-15
    • 文件大小：384000
    • 提供者：lzwstl01792621

  1. 交通灯的FPGA设计与实现（含有源程序）

  2. 可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。由于高速发展的FPGA/CPLD兼有串、并行工作方式和高速、高可靠性的特点，在电子系统设计中得到了广泛应用。 通常使用硬件描述语言（Hardware Descr iption Lan－guage，HDL）进行数字电子系统设计。目前应用广泛的硬件描述语言有：VHDL语言， Verilog HDL语言，AHDL语言。VHDL语言由于具有

  3. 所属分类：硬件开发

    • 发布日期：2010-11-04
    • 文件大小：421888
    • 提供者：hanping_2010

  1. Verilog HDL交通灯设计

  2. 这是大学期间我上VerilogHDL的交通灯设计实验报告，报告中除了包括正确测试后的程序代码，我 还加入了非常详细的注释。为了让读者更好理解交通灯程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的结构图和状态图。

  3. 所属分类：交通

    • 发布日期：2010-11-29
    • 文件大小：736256
    • 提供者：loushuifeng

  1. 高级 FPGA 教学实验平台实验指导书－逻辑设计

  2. 第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述 .................................................................. 3 2. QUATUSII 设计过程 ..................................................... 5 2.1. 建立工程 ......................

  3. 所属分类：硬件开发

    • 发布日期：2011-11-12
    • 文件大小：1048576
    • 提供者：nnectar

  1. 交通灯控制器实验

  2. 是一个用Verilog语言写的交通灯控制系统，有详细的讲解。而且是用Quartus Ⅱ开发的，很是清楚明了啊。

  3. 所属分类：嵌入式

    • 发布日期：2011-12-28
    • 文件大小：48128
    • 提供者：lcx_yj

  1. 交通灯控制器课程设计

  2. 学校的课程设计要求，提供资源仅供参考。本课设基于FPGA和verilog-HDL语言进行设计。首发原创！

  3. 所属分类：硬件开发

    • 发布日期：2015-05-24
    • 文件大小：39936
    • 提供者：qq_17106127

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. 基于FPGA的交通灯设计

  2. 采用正点原子FPGA开发板，用Verilog-HDL语言编写程序实现排球比赛计分功能： （1） 用按键S1模拟A队比分+键、S2模拟A队比分—键；用按键S3模拟B队比分+键、S4模拟B队比分—键。 （2） 用右边2位数码管显示A队得分，用左边2位数码管显示B队得分，中间两位数码管不显示。 （3） 当某队得分≥21且两队得分相差2分时，该局比赛结束，比分不能再增加，中间两位数码管显示“——”，这时按复位键可将两队比分清零。

  3. 所属分类：VB

    • 发布日期：2020-12-21
    • 文件大小：3145728
    • 提供者：weixin_44566652