您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. ARM处理器的IP软核

  2. ARM处理器的IP软核,用于学习ARM处理器的理想资料。仅仅用于学习,不支持综合。
  3. 所属分类:硬件开发

    • 发布日期:2009-08-13
    • 文件大小:772096
    • 提供者:pkuxq
  1. 8051的软核,可以用于FPGA上

  2. This is version 1.1. of the MC8051 IP core. 这是1个8051的软核,可以用FPGA来验证
  3. 所属分类:硬件开发

    • 发布日期:2009-11-14
    • 文件大小:977920
    • 提供者:sunjun0000
  1. 基于FPGA的交流电机控制IP软核的设计

  2. 硕士论文 基于FPGA的交流电机控制IP软核的设计
  3. 所属分类:硬件开发

    • 发布日期:2011-03-03
    • 文件大小:1048576
    • 提供者:terrywang2010
  1. 基于SoPC的嵌入式数字频率计设计与实现

  2. 设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发手段, 在单片FPGA上构建了整个测频系统硬件, 具有精度高、功耗小、成本低、体小便携、工作可靠、开发效率高等特点, 是嵌入式应用系统设计的一次有益尝试。文中详细阐述了利用集成开发平台 QuartusⅡ进行系统硬件设计和软件调试的思路与过程。
  3. 所属分类:其它

    • 发布日期:2011-06-25
    • 文件大小:1048576
    • 提供者:wxy08223202
  1. 基于Nios II软核处理器的信号发生器

  2. 本文 在 介 绍了DDS的工作原理后,设计了DDSI P核,通过在CycloneI IEP2C35 FPGA的芯片中植入嵌入式系统处理器Nios II作为核心控制电路,利用FPGA中的可编程逻辑资源和IP软核来构成该嵌入式系统处理器的接口功能模块,借助于Avalon总线,实现对外围高速DIA转换器、SDRAM, LCD显示器、键盘等硬件的控制。阐述了信号发生器的整体设计框架和各个模块的具体电路设计,并设计了相关软件。
  3. 所属分类:硬件开发

    • 发布日期:2008-05-02
    • 文件大小:2097152
    • 提供者:rxiaolu
  1. SSFPU测试软核IP EP3C10E144C8

  2. 可独立运行指令的32位浮点CPU,可直接集成到NIOSII测试运行程序。文档请搜索SSFPU软核IP下载。
  3. 所属分类:硬件开发

    • 发布日期:2014-11-23
    • 文件大小:2097152
    • 提供者:ericxia002
  1. SSFPU测试软核IP EP4CE15E22C8

  2. 可独立运行指令的32位浮点CPU,可直接集成到NIOSII测试运行程序。文档请搜索SSFPU软核IP下载。
  3. 所属分类:硬件开发

    • 发布日期:2014-11-23
    • 文件大小:2097152
    • 提供者:ericxia002
  1. SPWM信号产生系统IP软核设计及验证

  2. 针对电力电子领域的需求,采用自然采样法设计了一个全数字三相SPWM信号产生系统IP软核.通过数字频率合成技术实现了对电源频率的辅确控制.使电源频率精度达到16位.其中。通过调节控制参数.分别实现了电源频率与载波频率的7级、8级控制.最后。搭建了基于FPGA的测试系统.验证了系统功能的正确性.
  3. 所属分类:硬件开发

    • 发布日期:2009-02-11
    • 文件大小:260096
    • 提供者:tonyshuang
  1. 基于8051单片机IP软核的优化设计及应用研究

  2. 本文档详细介绍了8051单片机的IP软核的设计和优化过程
  3. 所属分类:硬件开发

    • 发布日期:2018-06-04
    • 文件大小:4194304
    • 提供者:gj1034115361
  1. SJZ_11357-2006 集成电路IP核软核、硬核的结构、性能和物理建模规范.pdf

  2. 本指导性技术文件是在参照 Vsl ^ ( virtual Socket Intcrface ^ 111 。 nce ) 《 soft and Hard vc struct 盯 al , Performance and Physical Modeling Specification Version 2 . 1 》 的基础上制定的:本指导性技术文件所参照的文件得到了 vslA 的版权许可。本指导性技术文件作为集成电路 SoC 设计中 IP 核复用的试用文件,内容涉及集成电路 IP 软核、硬核的数据表
  3. 所属分类:其它

    • 发布日期:2020-03-12
    • 文件大小:2097152
    • 提供者:u010194538
  1. 基于NiosII软核处理器和USB2.0的医学图像压缩和传输.pdf

  2. 目的: 为了进一步探讨医学图像的压缩与高速传输的问题, 本文在NIOSⅡ软核处理器下进行医学图像压缩与传输 的软硬件协同设计的研究。方法: 采用Altera公司开发的基于SOPC技术的NIOSⅡ嵌入式处理器, 完成一个医学图像压 缩以及高速传输系统。整个系统硬件部分主要包括大容量FPGA芯片、Cypress公司的EZ-USBFX2Cy7C68013芯片以 及外围存储器。采用适合FPGA实现的行列分解的方法, 将复杂度高、消耗时间多的2D-DCT部分实做成IP核形式即硬 件实现, 并根据硬件电路实
  3. 所属分类:医疗

    • 发布日期:2020-06-29
    • 文件大小:465920
    • 提供者:phytle0
  1. 8位RISC MCU IP软核仿真的新方法

  2. 绍了一种8位RISCMCUIP核的体系结构,采用自顶向下的设计思想对其进行模块划分,分析了流水线及跳转指令操作的实现,提出建立虚拟指令存储器模块对MCUIP核仿真的方案,并给出对虚拟指令存储器初始化的方法,该方法提高了MCUIP软核仿真的效率。
  3. 所属分类:其它

    • 发布日期:2020-07-27
    • 文件大小:81920
    • 提供者:weixin_38624975
  1. 基于FPGA的CAN总线控制器SJA1000软核的设计

  2. 分析了CAN控制器SJA1000的特点及CAN协议通信格式。设计了控制器SJA1000的IP软核,能为应用提供一个性能优良的、易于移植的控制器SJA1000,实现了对步进电机的控制。
  3. 所属分类:其它

    • 发布日期:2020-07-25
    • 文件大小:82944
    • 提供者:weixin_38661100
  1. 基于FPGA的CAN总线控制器SJA1000软核的设计

  2. 分析了CAN控制器SJA1000的特点及CAN协议通信格式。设计了控制器SJA1000的IP软核,能为应用提供一个性能优良的、易于移植的控制器SJA1000,实现了对步进电机的控制。
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:228352
    • 提供者:weixin_38556668
  1. RF905无线通信IP软核的优化设计

  2. 利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,提高了嵌入式系统的性能并且占用较少资源,与一般的IP硬核相比,速度快,成本低,灵活性好,可移植性强,从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:273408
    • 提供者:weixin_38553466
  1. 基于NiosⅡ软核处理器的七段数码管动态显示设计

  2. SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的,并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip),构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统,即在FPGA中事先植入嵌入式系统处理器,目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统,目前最有代表性的软核处理
  3. 所属分类:其它

    • 发布日期:2020-10-26
    • 文件大小:98304
    • 提供者:weixin_38729269
  1. 嵌入式系统/ARM技术中的基于NiosⅡ软核处理器的七段数码管动态显示设计

  2. SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的,并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip),构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统,即在FPGA中事先植入嵌入式系统处理器,目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统,目前最有代表性的软核处理
  3. 所属分类:其它

    • 发布日期:2020-11-25
    • 文件大小:149504
    • 提供者:weixin_38725531
  1. 电子测量中的基于LEON开源软核的SoC平台构建与测试

  2. 引言伴随着导航系统功能日益多样化、软件算法愈加复杂和集成度要求更高的趋势,在大规模可编程器件上设计、验证和测试导航SoC芯片成为解决方案之一。导航系统SoC芯片设计的要求主要有:①安全性。芯片的所有功能模块运行正常,运行机制透明,可靠性强。②可配置性。根据应用要求对硬件进行裁减和配置,达到最佳的功能、功耗和面积比。③高运算能力。具备在特定时间内完成复杂算法的运算能力。SoC芯片的核心是实现运算和控制功能的微处理器。LEON是一款基于SPARC V8架构的开源微处理器IP软核,在VHDL源代码基础
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:226304
    • 提供者:weixin_38667920
  1. 电源技术中的M8051 IP软核的改进性设计及其在视频字符叠加器中的重应用

  2. 摘要:介绍了系统芯片SOC的概念和M8051 IP软核的原理,给出了视频字符叠加器VAD——SOC中M8051 IP软核的作用,详细介绍了I2C主控制器模块的设计,给出了功能信真波形,最后对M8051 IP软核在视频字符叠加器中的重应用进行了深入研究。 关键词:系统芯片 微控制器 M8051 IP软核 视频字符叠加器随着集成电路制造技术的快速发展,集成电路的规模不断扩大。这使得将复杂系统集成在单个芯片上成为可能,于是便出现了系统芯片SOC(System on a Chip)。传统芯片设计方
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:94208
    • 提供者:weixin_38694355
  1. 全数字三相晶闸管触发器IP软核设计

  2. IP(Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中,并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计。根据描述功能行为的不同,IP核分为三类,即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。IP软核通常是
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:169984
    • 提供者:weixin_38656395
« 12 3 4 5 6 7 8 9 10 ... 13 »