针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device, CPLD)实现IRIG-B 码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmable gate array, FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的

这里包含六篇IRIG——B的论文，既有AC码又有DC码的调制和解调，希望对此感兴趣的人能有些帮助，让我们在此感谢一下各论文的大牛作者们。。。

这是一个IRIG_B对时的实现方法，包含信号采集，码元解析等

内含IEEE1344-1995（R2001）PDF文档 、 基于FPGA的IRIG_B解码电路设计与实现PDF文档、VERLOG解码代码实现 IEEE Standard for Synchrophasors for Power Systems 1. Overview 1.1 Scope This is a standard for synchronized phasor measurement systems in substations. It addresses synch