注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE

  2. 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真 本书位.PDF格式

  3. 所属分类：硬件开发

    • 发布日期：2009-07-02
    • 文件大小：241664
    • 提供者：jiuweidemoqi

  1. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE

  2. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章：Modelsim编译Xilinx库 第二章：调用Xilinx CORE-Generator 第三章：使用Synplify.Pro综合HDL和内核 第四章：综合后的项目执行 第五章：不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2009-11-02
    • 文件大小：241664
    • 提供者：missjang

  1. FPGA设计全流程.pdf

  2. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2010-01-09
    • 文件大小：218112
    • 提供者：alen0826

  1. synplify,ISE,ModelSim后仿真流程

  2. synplify,ISE,ModelSim后仿真流程;synplify,ISE,ModelSim后仿真流程

  3. 所属分类：嵌入式

    • 发布日期：2010-05-01
    • 文件大小：1015808
    • 提供者：jzd19851102

  1. synplify,ISE,ModelSim后仿真流程

  2. synplify,ISE,ModelSim后仿真流程,synplify,ISE,ModelSim后仿真流程

  3. 所属分类：嵌入式

    • 发布日期：2010-11-14
    • 文件大小：1015808
    • 提供者：lygg093

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14680064
    • 提供者：zhlyz2003

  1. ModelSim,synplify,ISE后仿真流程

  2. ModelSim,synplify,ISE后仿真流程

  3. 所属分类：嵌入式

    • 发布日期：2011-06-29
    • 文件大小：220160
    • 提供者：caosen1shi1

  1. FPGA设计全流程

  2. FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE。第一章 Modelsim编译Xilinx库第二章 调用Xilinx CORE-Generator第三章 使用Synplify.Pro综合HDL和内核第四章 综合后的项目执行第五章 不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2008-05-10
    • 文件大小：218112
    • 提供者：figofish

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：48234496
    • 提供者：u011708448

  1. FPGA设计全流程Modelsim-SynplifyPro-ISE

  2. 介绍了FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 内容包括 · Modelsim编译Xilinx库 · 调用Xilinx CORE-Generator · 使用Synplify.Pro综合HDL和内核 · 综合后的项目执行 · 不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2008-09-24
    • 文件大小：241664
    • 提供者：ziwei08

  1. Modelsim经典教程

  2. 最近一直再搞MODELSIM仿真，写了份东西，供大家学习参考。 主要是仿真流程的说明，包括后仿真的方法（XILINX ISE），可能对初学者应该还是有帮助的。 如果哪位大侠发现有什么不对的地方，欢迎指正。

  3. 所属分类：嵌入式

    • 发布日期：2008-10-27
    • 文件大小：1048576
    • 提供者：youol

  1. ISE设计全流程,必看

  2. 本文介绍了如何编译HDL 必须的Xilinx 库和结构仿真，如何调用Xilinx CORE-Generator，如何使用Synplify.Pro 综合HDL 和内核，如何进行综合后的项目执行， 以及不同类型结构的仿真。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-15
    • 文件大小：1048576
    • 提供者：study0558

  1. Xilinx下FPGA 设计全流程

  2. FPGA 设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim 编译 Xilinx 库 第二章 调用 Xilinx CORE-Generator 第三章 使用 Synplify.Pro 综合 HDL 和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真

  3. 所属分类：硬件开发

    • 发布日期：2008-12-08
    • 文件大小：241664
    • 提供者：mrforever

  1. Modelsim后仿真

  2. ModelSim,synplify,ISE后仿真流程

  3. 所属分类：嵌入式

    • 发布日期：2009-02-06
    • 文件大小：327680
    • 提供者：xiaotiejiang929

  1. FPGA后仿真流程

  2. 时序（综合后）仿真 时序仿真将时延考虑进去，包括综合后产生的（与、或、非）门时延，还有布局布线产生的时延。 综合（Synthesize），就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等逻辑单元组成的网表。综合后可生成综合后仿真模型（Generate Post-Synthesis Simulation Model）。 综合后，进行ISE的实现（Implement），包括翻译、映射、布局布线。在这三个过程中都可以生成一个仿真模型(翻译和映射不会产生延时，因此常用布局布线后产生的仿真

  3. 所属分类：其它

    • 发布日期：2018-06-21
    • 文件大小：808960
    • 提供者：mapleking1990

  1. ISE-开发流程.pdf

  2. 在 ISE 的集成开发环境中，一个完整的设计过程最少包括如下几个步骤： ¾ 创建一个新的工程； ¾ 创建一个源代码； ¾ 前端仿真； ¾ 后端仿真；； ¾ 重新综合实现并编写管脚位置约束文件； ¾ 配置设计到开发板上运行并查看结果。

  3. 所属分类：硬件开发

    • 发布日期：2019-06-21
    • 文件大小：3145728
    • 提供者：weixin_42625444

  1. EDA/PLD中的FPGA设计全流程

  2. 第一章 Modelsim编译Xilinx库 本章介绍如何编译HDL必须的Xilinx库和结构仿真。 创建将被编译库的目录 在编译库之前,最好先建立一个目录（事实上必须建立一个目录）,步骤如下。（假设Modelsim的安装目录是“$Modeltech_6.0”,ISE的安装目录是“$Xilinx”） ◆ 在“$Modeltech_6.0/”目录下建立一个名为XilinxLib的文件夹; ◆ 启动Modelsim后,从“File”菜单项中点击“Change Directory”并指定到刚刚建立的那个

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：82944
    • 提供者：weixin_38743968

  1. 从赛灵思FPGA设计流程看懂FPGA设计

  2. 利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示。FPGA的设计可以直接画原理图，但是这种方法在比较复杂的系统的情况下，原理图相当复杂，所以慢慢被淘汰，ISE保留这一功能。现在FPGA的设计输入主要是Verilog和VHDL硬件语言。Verilog语言语法简单，在亚洲区域使用比较广泛；VHDL被IEEE和美国国防部确认为标准硬件描述语言，在欧洲区域比较常见。在基本的FPGA模块编写完成后，要使用仿真工具对

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：361472
    • 提供者：weixin_38530211

  1. 从赛灵思FPGA设计流程看懂FPGA设计

  2. 利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示。 FPGA的设计可以直接画原理图，但是这种方法在比较复杂的系统的情况下，原理图相当复杂，所以慢慢被淘汰，ISE保留这一功能。 现在FPGA的设计输入主要是Verilog和VHDL硬件语言。Verilog语言语法简单，在亚洲区域使用比较广泛；VHDL被IEEE和美国国防部确认为标准

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：361472
    • 提供者：weixin_38528888

  1. FPGA设计全流程

  2. 章 Modelsim编译Xilinx库 本章介绍如何编译HDL必须的Xilinx库和结构仿真。 创建将被编译库的目录 在编译库之前,先建立一个目录（事实上必须建立一个目录）,步骤如下。（假设Modelsim的安装目录是“$Modeltech_6.0”,ISE的安装目录是“$Xilinx”） ◆ 在“$Modeltech_6.0/”目录下建立一个名为XilinxLib的文件夹; ◆ 启动Modelsim后,从“File”菜单项中点击“Change Directory”并指定到刚刚建立的那个文件夹“

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：80896
    • 提供者：weixin_38707192
« 12 »