注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA学习实验书稿

  2. 我们学校老师给我们的学习资料，可以对着自学ISE，FPGA，内容包括ISE安装仿真，chipscope仿真等等。里面也有部分电路等的代码。

  3. 所属分类：硬件开发

  1. 数字系统设计实验报告

  2. 1、实验目的 1）学习计数器不同设计方法。 2）学习掌握VHDL中不同输出类型在具体应用时的区别（OUT、INOUT、BUFFER）。 3）学习掌握时序电路仿真方法。 2、实验内容 1）采用VHDL设计方法，设计一个60进制计数器，采用BCD码输出。 2）给出上述设计的仿真结果。 3、实验设备 1）清华同方PⅣ 2.4G\256M60G。 2）ISE 6.2i—Windows软件系统。 4、实验步骤 1）创建工程 2）设计输入 3）语法检查和设计综合①语法检查②编译过程③映射过程 4）创建仿真

  3. 所属分类：嵌入式

  1. EXCD-1例程 PDF Xilinx ISE实验 EDK实验

  2. EXCD-1例程 PDF 2010年电子设计大赛指定开发板资料 PDF Xilinx ISE实验 EDK实验

  3. 所属分类：专业指导

    • 发布日期：2010-08-07
    • 文件大小：4194304
    • 提供者：baogehaohao

  1. 可编程逻辑器件 Verilog HDL 跑马灯电路实验

  2. 此文件是可编程逻辑器件设置跑马灯程序实验报告，内容详实，有具体的步骤和程序源代码，并经过精心排版，希望对学习Verilog HDL的朋友提供帮助

  3. 所属分类：专业指导

    • 发布日期：2010-11-16
    • 文件大小：359424
    • 提供者：loushuifeng

  1. 可编程逻辑器件Verilog HDL ISE集成开发环境

  2. 此文件是可编程逻辑器件编译环境XilinxISE软件使用的实验报告，内容详实，步骤明确，交代了使用XilinxISE开发的一般步骤，并经过精心排版，希望对学习Verilog HDL的朋友提供帮助

  3. 所属分类：专业指导

    • 发布日期：2010-11-16
    • 文件大小：236544
    • 提供者：loushuifeng

  1. 计算机原理课程设计实验报告

  2. 用ISE开发的一个五级流水线cpu，有子程序调用和乘除法等进阶功能。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-18
    • 文件大小：762880
    • 提供者：yinbanghu08

  1. 在ISE环境下基于VHDL的姓名学号在液晶模块上滚动显示

  2. 此代码是大学EDA课程中实验代码，作用是在ISE环境下用VHDL语言编写代码实现液晶屏上滚动显示学号和姓名。

  3. 所属分类：嵌入式

    • 发布日期：2011-12-08
    • 文件大小：21504
    • 提供者：nxzwgl

  1. ISE下基于VHDL在液晶显示模块上显示姓名学号并切换

  2. 这是大学EDA实验中的一个课题，是在ISE环境下基于VHDL语言在液晶显示模块上实现显示姓名并切换，在ISE10.1中测试通过，用户只需要约束管脚文件即可使用。

  3. 所属分类：专业指导

    • 发布日期：2011-12-08
    • 文件大小：192512
    • 提供者：nxzwgl

  1. Xilinx-spartan-3 实验起步指导文档

  2. Xilinx ISE 软件的初级使用以及spartan-3 开饭板的资料

  3. 所属分类：硬件开发

    • 发布日期：2012-09-11
    • 文件大小：7340032
    • 提供者：wanghuiwenjibao

  1. EDK官方最全最好实验6个

  2. EDK官方最全最好实验6个，Step By Step

  3. 所属分类：硬件开发

    • 发布日期：2012-12-12
    • 文件大小：3145728
    • 提供者：liuxuegui

  1. Xilinx ISE平台下的实验

  2. 在Xilinx下Ise平台中的开发应用全过程和详细介绍了ISE13.2的操作步骤

  3. 所属分类：硬件开发

    • 发布日期：2012-12-15
    • 文件大小：1048576
    • 提供者：wlxliugang

  1. 计算机组成原理实验报告1~6

  2. CSE-COA-L002 四位计时器和分频器 CSE-COA-L003 控制器和ALU CSE-COA-L004 寄存器和内存模块的实现 CSE-COA-L005 单周期处理器的实现 CSE-COA-L006 多周期处理器的实现 用ISE 14.7编写的verilog语言 上海交通大学课程计算机组成原理实验的作业

  3. 所属分类：硬件开发

    • 发布日期：2014-12-31
    • 文件大小：6291456
    • 提供者：wkl7123

  1. 出租车模拟计费器 上海交通大学电子技术实验大作业

  2. 出租车模拟计费器，Verilog语言，ISE，sjtu数电实验大作业

  3. 所属分类：C/C++

    • 发布日期：2016-05-26
    • 文件大小：2097152
    • 提供者：qq_23859149

  1. VHDL程序设计实验.pdf

  2. 【硬件开发】 VHDL程序设计实验讲义.pdf

  3. 所属分类：硬件开发

    • 发布日期：2008-12-08
    • 文件大小：823296
    • 提供者：kevyoung

  1. 杭电数电实验25的ISE文件exiprement25

  2. 杭电数电实验25的ISE文件exiprement25 杭电数电实验25的ISE文件exiprement25 杭电数电实验25的ISE文件exiprement25

  3. 所属分类：讲义

    • 发布日期：2018-04-24
    • 文件大小：1048576
    • 提供者：qq_42025197

  1. 杭电/杭电信工 计算机组成原理 实验三和实验四整合为一个项目的

  2. 用的软件是ISE Design Suite 14.7，实验三和实验四整合为一个项目的，先把指导书上面的那几张图看懂。积分定的是5积分，希望后续系统不要把积分调的太高

  3. 所属分类：嵌入式

    • 发布日期：2020-03-01
    • 文件大小：2097152
    • 提供者：hongweisong666

  1. 杭电/杭电信工 计算机组成原理 实验一二三七

  2. 用的软件是ISE Design Suite 14.7，实验一二三七的，先把指导书上面的那几张图看懂。积分定的是5积分，希望后续系统不要把积分调的太高

  3. 所属分类：嵌入式

    • 发布日期：2020-03-01
    • 文件大小：7340032
    • 提供者：hongweisong666

  1. 杭电/杭电信工 计算机组成原理 实验十

  2. 用的软件是ISE Design Suite 14.7，实验十的，先把指导书上面的那几张图看懂。积分定的是5积分，希望后续系统不要把积分调的太高

  3. 所属分类：嵌入式

    • 发布日期：2020-03-01
    • 文件大小：14680064
    • 提供者：hongweisong666

  1. 杭电/杭电信工 计算机组成原理 实验四、五 （各独立）

  2. 用的软件是ISE Design Suite 14.7，实验四、五的(各自分开的)，先把指导书上面的那几张图看懂，积分定的是5积分，希望后续系统不要把积分调的太高

  3. 所属分类：嵌入式

    • 发布日期：2020-03-01
    • 文件大小：5242880
    • 提供者：hongweisong666

  1. xilinx +合众达FPGA实验教程（推荐）附实验代码.rar

  2. xilinx FPGA入门很好学习资料。教你快速上手FPGA设计开发。 结合具体详细的实例来说明ISE、EDK、chipscope软件的使用。 注意：由于代码过大，只将一半上传，有需要的请留言 [ 本帖最后由 xiaoshi 于 2009-3-4 20:33 编辑 ] 留言 实验教程.part1.rar 3.81 MB, 下载次数: 522 , 下载积分: 资产 -2 信元, 下载支出 2 信元 网速太慢，只好分开上传 第二部分内容 实验教程.part2.rar 3.81 MB,

  3. 所属分类：专业指导

    • 发布日期：2019-09-01
    • 文件大小：47185920
    • 提供者：drjiachen
« 12 3 4 5 »