Xilinx ISE10.x调用Modelsim SE 6.5仿真的若干问题及其解决方法

Xilinx提供的Core Generator是一个完整的设计工具，既可以单独运行，也可以在ISE 10.x设计工具内执行。下面以在ISE 10.x环境下生成一个双口块存储器为例，说明如何使用CoreGen。  　　（1）启动ISE 10.x设计工具[Project Navigator]窗口，打开设计文件demo.npl。  　　（2）选择[Project]→[New Source...]命令。  　　（3）选择[IP（CoreGen ＆ Architecture Wizard）]文件类型，输入

除了上一节中介绍的Tcl的脚本管理功能之外，通过ISE 10.x工具的Tcl Shell还可以执行几乎所有的综合、布局布线、仿真，以及参数和设计环境设置等操作。以下介绍一些主要命令。  　　1．工程管理类（project）　　该类命令的第1个关键字为“project”°　　（1）project new ＜proect＿name＞：创建一个新的工程。　　（2）project archive＜archive name＞：归档整理工程设置工程项目。　　（3）project clean：清除工程中所创建