注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. XILINX ISE 14.1设计教程

  2. 使用ISE14.1完成一个数字系统的设计，其内容包括：

  3. 所属分类：其它

    • 发布日期：2012-07-28
    • 文件大小：3145728
    • 提供者：songjw0820

  1. ISE14.1设计教程

  2. XILINX+ISE+14.1设计教程.ppt 很详细的PPT，当然ISE自带的help文档是最好的，如果你会英语的话。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-11
    • 文件大小：2097152
    • 提供者：laiwenjie1988

  1. ISE14.1授权文件

  2. ISE14.1授权文件

  3. 所属分类：嵌入式

    • 发布日期：2012-11-17
    • 文件大小：48128
    • 提供者：szn123

  1. xilinx ise 14.licence

  2. xilinx ise14.1 ，14.2，14.6, 14.7 licence 正版

  3. 所属分类：嵌入式

    • 发布日期：2013-11-24
    • 文件大小：48128
    • 提供者：u011582103

  1. 赛灵思ise14.1激活文件

  2. 用于赛灵思公司ise开发套件14.1版本的激活

  3. 所属分类：硬件开发

    • 发布日期：2014-02-23
    • 文件大小：5120
    • 提供者：tianxingzhexxxx

  1. 使用VIvado14.1SDK配置ZYNQ7000双核无操作系统通讯

  2. 通过最新Xilinx的Vivado14.1实现了ZYNQ7000双核通讯 资源缺陷：该工程生成的amp_fsbl.elf不能正常使用(用ISE14.7的SDK编辑即可使用)

  3. 所属分类：C

    • 发布日期：2014-05-23
    • 文件大小：7340032
    • 提供者：linbo_123

  1. ZC702_ISE14.1_ZYNQ7000_UCOS移植，详细按步骤指导

  2. 实现了在zynq7000系列，移植uCOSII，开发环境为ISE14.1，开发板为zc702

  3. 所属分类：硬件开发

    • 发布日期：2014-07-22
    • 文件大小：11534336
    • 提供者：wanghongzhe

  1. xilinxFFTv7_1的IP核测试工程

  2. 开发环境：ISE14.7.该工程是测试FFTv7.1的IP核，用DDS的IP核生成一个单频率的正弦波，送入FFT，仿真观察FFT算出的结果。

  3. 所属分类：硬件开发

    • 发布日期：2015-07-27
    • 文件大小：7340032
    • 提供者：u010897813

  1. Xilinx开发板初学者问题总结

  2. Xilinx开发板初学者问题总结 系统升级了 Win10，安装 ISE14.7 后发现了一些问题，影响了软件的使用，非常不爽， 检索了网上的解决信息，尝试了一些方法，基本解决了问题，先总结如下： 1.ISE（64bit）软件在进行打开文件或文件夹操作时，软件出现闪退的现象， ISE （32bit）没有这个问题。

  3. 所属分类：硬件开发

    • 发布日期：2018-03-26
    • 文件大小：859136
    • 提供者：weixin_38776887

  1. pg007_srio_gen2

  2. ise srio ipcore的users guide，是ISE14.7中1.7 SRIO，很详细介绍了如何在ise和vivado调用使用srio

  3. 所属分类：嵌入式

    • 发布日期：2018-04-04
    • 文件大小：6291456
    • 提供者：swang_shan

  1. 基于ISE14.7中的RAM模块IP核，采用Verilog，全面了解RAM工作原理

  2. 1,实现双口RAM，完全掌握调用IP核的流程; 2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试； 3,完成RAM读写测试，数据“顺序”输出。

  3. 所属分类：硬件开发

    • 发布日期：2018-10-10
    • 文件大小：7340032
    • 提供者：qq_21394333

  1. Xilinx FFT IP CORE（V7.1）的调用与仿真（自编程序）

  2. 1、使用用ISE14.7+Modelsim10.5联合仿真，工程内含TestBench文件（VHDL）; 2、FFT IP CORE采用Radix-2 Burst I/O结构，数据长度为8，unscaled模式; 3、FFT输入数据可在TestBench文件中通过时序输入，也可通过TEXTIO读取数据文件。

  3. 所属分类：硬件开发

    • 发布日期：2020-02-08
    • 文件大小：9437184
    • 提供者：tswtswtswtsw

  1. 黑金Sparten6开发板AX309 Verilog教程V3.1.zip

  2. 黑金Spartan-6开发板Verilog教程，适用于ax309开发板，ise14.7联合modelsim开发，31个例程全，入门必备

  3. 所属分类：硬件开发

    • 发布日期：2020-01-03
    • 文件大小：14680064
    • 提供者：qq_37864715

  1. FPGA-VHDL实现10进制减法计数器，带清零和置数

  2. 使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。

  3. 所属分类：嵌入式

    • 发布日期：2021-01-02
    • 文件大小：2097152
    • 提供者：aruewds

  1. MIL-STD-1553B总线曼彻斯特编解码器的FPGA实现

  2. 随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用，为了降低该总线的应用成本和提高应用开发的灵活性，设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理，确定出编解码器的整体框架，利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现，通过ISE Simulator和XST进行时序仿真和综合优化，仿真结果验证了设计方案的逻辑功能，最后在Xilinx Spartan6系列XC6SLX16型号FPGA上进行了实现。在深入分析15

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：1048576
    • 提供者：weixin_38656662