注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232电平标准

  2. TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232电平标准

  3. 所属分类：硬件开发

    • 发布日期：2011-09-10
    • 文件大小：19456
    • 提供者：kingsiant

  1. CML信号与LVPECL信号的连接

  2. CML信号与LVPECL信号的连接 CML到LVPECL的连接基本上都是交流耦合方式

  3. 所属分类：硬件开发

    • 发布日期：2013-01-08
    • 文件大小：224256
    • 提供者：soul_winds

  1. LVPECL_LVDS_HSTL_CML_差分对的 AC 耦合

  2. 本文档提供了差分线 AC 耦合技术的参考设计向导，将从 LVPECL （low-voltage positive-referenced emitter coupled logic 低压正电压射极耦合逻辑）、LVDS（ low-voltage differential signals 低 压 差 分 信 号 ） 、 HSTL （ high-speed transceiver logic 高速晶体管逻辑）、CML（current-mode logic 电流模式逻辑）四种差分逻辑进行介绍，并且提供了

  3. 所属分类：硬件开发

    • 发布日期：2016-01-20
    • 文件大小：1048576
    • 提供者：u010315448

  1. 常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度

  2. 常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度 比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用 注意事项。

  3. 所属分类：C++

    • 发布日期：2009-04-18
    • 文件大小：77824
    • 提供者：surfnet2008

  1. 差分时钟接口详解，LVDS,LVPECL,HCSL,CML

  2. 差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型

  3. 所属分类：硬件开发

    • 发布日期：2018-07-15
    • 文件大小：691200
    • 提供者：wscsyyych

  1. 电路接口标准 LVPECL-LVDS

  2. 电路接口标准 LVPECL-LVDS, 电路接口标准 LVPECL-LVDS 供参考

  3. 所属分类：硬件开发

    • 发布日期：2011-12-06
    • 文件大小：159744
    • 提供者：zhufull

  1. 基于CPLD+LVPECL可调窄脉冲发生器的设计与实现

  2. 采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明，该可调窄脉冲发生器能产生500 ps~20 ns范围内的脉宽可调、幅度约为400 mV的脉冲信号。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：422912
    • 提供者：weixin_38649315

  1. LVPECL终端的设计考虑因素

  2. 对 LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析 LVPECL 闸道的基本原理和分析任何特定 LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和高能效的 LVPECL 终端。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：273408
    • 提供者：weixin_38669729

  1. 模拟技术中的利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

  2. 电路功能与优势 　　许多系统都要求具有多个低抖动系统时钟，以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑（LVPECL）输出。 　　现代数字系统经常要求使用许多逻辑电平不同于时钟源的高质量时钟。为了确保在不丧失完整性的情况下准确地向其它电路元件配电，可能需要额外的缓冲。此处介绍ADF4351时钟源和ADCLK948时钟扇出缓冲器之间的接口

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：329728
    • 提供者：weixin_38630139

  1. 模拟技术中的LVPECL终端的设计考虑因素

  2. LVPECL（低压正射极耦合逻辑）是一种输入输出（I/O）技术，从半导体工艺无法集成高性能 P 型设备与高性能 N 型设备起就已出现。因此，在随后的 HCSL 和 LVDS等高速接口中，需要外部无源器件来完成由 P 型设备完成的任务。 　　对 LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析 LVPECL 闸道的基本原理和分析任何特定 LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和高能效的 LVPECL 终端。 　　LVPECL

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：312320
    • 提供者：weixin_38612095

  1. 基于CPLD+LVPECL可调窄脉冲发生器的设计与实现

  2. 采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明，该可调窄脉冲发生器能产生500 ps~20 ns范围内的脉宽可调、幅度约为400 mV的脉冲信号。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：423936
    • 提供者：weixin_38599430

  1. LVDS/LVPECL/CML/HSTL高速接口互连

  2. LVDS/LVPECL/CML/HSTL高速接口互连

  3. 所属分类：电信

    • 发布日期：2020-11-11
    • 文件大小：2097152
    • 提供者：Stephen0629

  1. 安森美NB3N3001 PLL时钟产生器带来抖动小于皮秒的LVPECL时钟信号

  2. 高能效电源管理解决方案供应商安森美半导体(ON Semiconductor)日前宣布扩充高性能时钟产生器产品系列，推出采用锁相环(PLL)技术的新系列PureEdge产品，带来抖动少于皮秒(ps)的LVPECL高质量时钟信号。  　　目前PureEdge系列率先推出的器件为NB3N3001和NB3N3011，产生100MHz、106.25MHz以及212.5MHz，抖动少于皮秒(ps)的LVPECL高质量时钟信号，这些器件相当适合光纤通道和串行ATA(SATA)应用。和标准晶振器比较，新Pure

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：73728
    • 提供者：weixin_38709466

  1. 电源技术中的麦克雷尔推出1:20的LVPECL/LVDS、超低振动的输出减振器

  2. 麦克雷尔公司为其独特的、正在申请专利的失败安全输入（FSI）产品系列添加了两个新的扇出减振器。SY89467/8U 是高速的、完全不同的 LVPECL 和 LVDS 减振器，扇出达到20，2:1 MUX 输入，适用于热插拔设备。每1000个价格为单价6.15美元。目前提供免费评估。 　　 　　和其他麦克雷尔的 FSI MUX 和减振器产品一样，SY89467U and SY89468U可以最大程度地防止不必要的振动，在输入信号的振动崩溃或者消失的时候保持输出稳定。不同于市面上现有的 LVP

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：54272
    • 提供者：weixin_38711149

  1. 通信与网络中的TI推出4 Gbps的LVDS与LVPECL中继器/转换器

  2. 德州仪器(TI)宣布推出一款4 Gbps低电压差分信号(LVDS)与低电压伪发射极耦合逻辑中继器与转换器。总体抖动低至 45 ps的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由、无线基站以及622 MHz局端时钟分配。此外，这些产品还可在一系列消费类应用中作为转换器使用。 　　SN65LVDS与SN65LVP20均可作为中继器来连接高速差动接收机与驱动器。该接收机能够接受速率高达4 Gbps的低电压PECL信号，然后将其通过中继转换成LVDS (LVDS20)或LVP

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：51200
    • 提供者：weixin_38556541

  1. 通信与网络中的TI针对通信应用推出高速LVDS与LVPECL中继器/转换器

  2. 德州仪器(TI)宣布推出一款4Gbps低电压差分信号(LVDS)与低电压伪发射极耦合逻辑(LVPECL)中继器与转换器。总体抖动低至45ps的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由、无线基站以及622MHz局端时钟分配。此外，这些产品还可在一系列消费类应用中作为转换器使用。  　　SN65LVDS与SN65LVP20均可作为中继器来连接高速差动接收机与驱动器。该接收机能够接受速率高达4Gbps的低电压PECL信号，然后将其通过中继转换成LVDS(LVDS20

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：49152
    • 提供者：weixin_38723683

  1. Micrel为LVPECL和LVDS接口提供扇出减振器

  2. 模拟、高频宽带通信和以太网IC解决方案的企业麦克雷尔公司(Micrel)为其独特的、正在申请专利的失败安全输入(FSI)产品系列添加了两个新的扇出减振器。SY89467/8U是高速的、完全不同的LVPECL和LVDS减振器，扇出达到20，2:1MUX输入，适用于热插拔设备。每1,000个价格为单价6.15美元。目前提供免费评估。 　　和其他麦克雷尔的FSIMUX和减振器产品一样，SY89467U和SY89468U可以最大程度地防止不必要的振动，在输入信号的振动崩溃或者消失的时候保持输出稳定。不同

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：69632
    • 提供者：weixin_38698860

  1. 电源技术中的TI高速LVDS与LVPECL中继器/转换器

  2. 德州仪器 (TI) 宣布推出一款 4 Gbps 低电压差分信号 (LVDS) 与低电压伪发射极耦合逻辑 (LVPECL) 中继器与转换器。总体抖动低至 45 ps 的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由、无线基站以及 622 MHz 局端时钟分配。此外，这些产品还可在一系列消费类应用中作为转换器使用。 SN65LVDS 与 SN65LVP20 均可作为中继器来连接高速差动接收机与驱动器。该接收机能够接受速率高达 4 Gbps 的低电压 PECL 信号，然后将其

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：56320
    • 提供者：weixin_38564718

  1. 利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

  2. 电路功能与优势 　　许多系统都要求具有多个低抖动系统时钟，以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑（LVPECL）输出。 　　现代数字系统经常要求使用许多逻辑电平不同于时钟源的高质量时钟。为了确保在不丧失完整性的情况下准确地向其它电路元件配电，可能需要额外的缓冲。此处介绍ADF4351时钟源和ADCLK948时钟扇出缓冲器之间的接口

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：300032
    • 提供者：weixin_38706197

  1. LVPECL终端的设计考虑因素

  2. LVPECL（低压正射极耦合逻辑）是一种输入输出（I/O）技术，从半导体工艺无法集成高性能 P 型设备与高性能 N 型设备起就已出现。因此，在随后的 HCSL 和 LVDS等高速接口中，需要外部无源器件来完成由 P 型设备完成的任务。 　　对 LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析 LVPECL 闸道的基本原理和分析任何特定 LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和高能效的 LVPECL 终端。 　　LVPECL

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：273408
    • 提供者：weixin_38604395
« 12 3 4 5 6 7 8 »