您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. FPGA 与SRAM 相结合完成大容量数据存储PDF

  2. 1 引言 随着数字信号处理技术的不断发展,大容量可编程逻辑器件的不断涌现,FPGA 技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中,经常会遇 到需要大容量的数据存储的情况,下面我们将针对FPGA 中内部Block RAM 有限 的缺点,提出了将FPGA 与外部SRAM 相结合来改进设计的方法,并给出了部分V HDL 程序。 2 硬件设计 这里将主要讨论以Xilinx 公司的 FPGA(XC2S600E-6fg456)和ISSI 公司的SRA M(IS61LV25616AL)为主要
  3. 所属分类:硬件开发

    • 发布日期:2009-06-26
    • 文件大小:190464
    • 提供者:mzcry
  1. 基于FPGA的通信系统建模与设计

  2. 通过本课程设计,掌握通信原理中m序列的产生方法,特征多项式与电路之间的关系;二进制数字调制ASK和FSK原理。同时进一步掌握用FPGA建模和设计电路的方法。能够熟练地用原理图或VHDL语言对数字通信电路进行建模与设计,并进一步掌握QUARTUS的使用方法。
  3. 所属分类:硬件开发

    • 发布日期:2010-12-27
    • 文件大小:1003520
    • 提供者:yg928
  1. 基于FPGA的LDPC码译码器的实现

  2. 低密度奇偶校验码即LDPC码是Gallager于1962年提出的一种性能接近香农限的好码。随着LDPC码被重新提出,LDPC码的优异性能在信息可靠传输中的良好应用前景,又广泛被IT业界、学术界重视起来。LDPC码被应用在光通信、卫星通信、深空通信、第4代移动通信系统、高速与甚高速率数字用户线、光和磁记录系统等。LDPC码已经成为当今信道编码领域最受瞩目的研究热点之一,在更多应用前景下取代Turbo码的趋势已经十分明显。基于LDPC码的良好性能表现,LDPC编码将更多地运用在高速高质量环境下,目
  3. 所属分类:硬件开发

    • 发布日期:2011-06-07
    • 文件大小:3145728
    • 提供者:hf346714895
  1. 基于ARM和FPGA数控信号发生器的设计

  2. 本设计以ARM为核心,控制FPGA实现直接数字频率合成功能。FPGA内部的地址累加器作为相位数据,以查表方式得到幅度数据,通过高速D/A转换器和高速运放得到所需输出信号波形。输出信号的幅度调节则由模拟开关控制电阻网路实现。系统采用串行键盘进行参数设置,由LCD实时显示输出波形及设置信息。FPGA基准时钟采用51.2MHz有源晶振,通过FPGA内部锁相环,为系统提供140.8MHz的高频时钟信号。
  3. 所属分类:嵌入式

  1. 基于ARM和FPGA的电力光纤信号分析仪的设计

  2. 为了能更好地实现变电站的自动化和数字化以及完成变电站系统的实时监控、测试,更快捷、直观地获得设备的运行状态。介绍了一台基于ARM+FPGA的电力光纤信号分析仪的设计与研究,从硬件方面提出了新的设计方案。这种光纤信号分析仪主要实现对数字化变电站中通过100 M BaseFX传输的各种格式报文的抓取、信息提取、报文解码、实时存储及波形显示等功能。
  3. 所属分类:嵌入式

  1. m序列在FPGA中的同步时钟提取

  2. 以M序列为例,讲解同步时钟信号的提取,附有M序列的生成讲解,及设计中用到的诸如全数字锁相环有相关知识和相关程序。
  3. 所属分类:其它

    • 发布日期:2011-10-13
    • 文件大小:2097152
    • 提供者:iyouju
  1. FPGA门计算方法

  2. .g%u2? m `0R t(RGuestFPGA 等效门数估计方法可以是把FPGA 资源基本单元(如LUT+FF,ESB)和实现相同r v {:y6P i j | bGuest功能的标准门阵列相比得到FPGA 基本单元等效的门数,然后乘以单元的个数得到整个FPGAEDA中国门户网站 t \ { _8s,~)n+P等效门数。
  3. 所属分类:其它

    • 发布日期:2011-10-17
    • 文件大小:33792
    • 提供者:csuzhangfj
  1. 将8051应用程序迁移到ARM Cortex-M处理器上入门指南

  2. Cortex-M处理器系列包括广泛使用的Cortex-M3处理器、针对FPGA的Cortex-M1 处理器、2009年初推出的Cortex-M0处理器(最小的 ARM 处理器)和2010年初推出的 C o r tex-M4处理器(支持浮点和数字信号处理增强指令)。这些处理器具有先进的功能特点和简单易用的编程模型,对于想从8051微控制器迁移到ARM架构的开发人员来说,极具吸引力。本文是一篇入门指南,目的是帮助8051微控制器的开发人员了解8051和A R M Cor tex-M处理器系列在架构
  3. 所属分类:C

    • 发布日期:2011-12-15
    • 文件大小:772096
    • 提供者:wishu520
  1. FPGA实现流水线结构的FFT处理器

  2. 针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(n,GA)实现的一种流水线 结构的珊T处理器方案。该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz。通 过对采样数据进行加窗处理来减少了频谱泄漏产生的误差。为了提高FIi’I.工作频率和节省FPGA资 源。采用了由1 024点复数m计算2 048点实数肿的算法。此外还介绍了一种计算复数模值的近 似算法。
  3. 所属分类:嵌入式

    • 发布日期:2013-07-30
    • 文件大小:399360
    • 提供者:u011556018
  1. lowrisc-chip, lowRISC项目的root repo 和FPGA演示.zip

  2. lowrisc-chip, lowRISC项目的root repo 和FPGA演示 lowRISC芯片用于lowRISC开发和FPGA演示的root git repo 。主服务器的状态: 更新用户状态: 开发: 当前版本:发布版本 0.4 ( 05 -2017 ) --- lowRISC带有标记内存和m
  3. 所属分类:其它

    • 发布日期:2019-09-18
    • 文件大小:1048576
    • 提供者:weixin_38744207
  1. W5300资料和FPGA控制源码.rar

  2. W5300资料和FPGA控制源码,用FPGA控制W5300实现TCP(host)和UDP通信。 W5300是一个0.18μm的CMOS技术的单芯片,集成了10/100以太网控制器、MAC和TCP/IP。W5300专用于互联网嵌入式应用,它具有易于安装、稳定、高性能和有效成本等特点。WIZnet保持了通信协议的全硬件逻辑技术,如TCP、UDP、IPv4、ICMP、IGMP、ARP和PPPoE为了提供高性能的数据通信,W5300的数据通信存储扩充为128KB,且支持16bit的总线接口。用户可以使用
  3. 所属分类:电信

    • 发布日期:2020-04-07
    • 文件大小:1048576
    • 提供者:weixin_39055614
  1. 基于ADC和FPGA脉冲信号测量设计

  2. 本系统采用相位差分算法来计算频率,运算简单,FPGA速度可以优化到200 M本系统利用了采样芯片和FPGA的高速性,从而实现了很高的测量精度和实时检测的目的;由于采用模拟串口进行传输,故其抗干扰性能较好。
  3. 所属分类:其它

    • 发布日期:2020-07-29
    • 文件大小:72704
    • 提供者:weixin_38543293
  1. 基于ADC和FPGA脉冲信号测量的设计方案

  2. 本系统的输入信号要求为正交信号,通常可用于通信和雷达信号的后端数字信号处理。本系统采用相位差分算法来计算频率,运算简单,FPGA速度可以优化到200 M本系统利用了采样芯片和FPGA的高速性,从而实现了很高的测量精度和实时检测的目的;由于采用模拟串口进行传输,故其抗干扰性能较好。
  3. 所属分类:其它

    • 发布日期:2020-08-07
    • 文件大小:220160
    • 提供者:weixin_38625416
  1. 基于DSP Builder的伪随机序列发生器设计及FPGA实现

  2. 简要分析了伪随机序列中应用广泛的m序列,Gold序列及平衡Gold码的概念、原理和应用。提出了一种基于Altera的DSP Builder工具箱的伪随机序列产生器设计方法,并通过设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优点和应用价值。并提出了其仿真和FPGA实现的基本方法。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:352256
    • 提供者:weixin_38733733
  1. 基于ARM和FPGA的微加速度计数据采集系统设计

  2. 综合单片机与FPGA的优点,这里介绍一种基于ARM和FPGA的微加速度计数据采集存储系统,结合MXR6150G/M加速度计传感器和TLC0820-A/D转换芯片,提供了一种配置灵活、通用性强的数据采集方案。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:491520
    • 提供者:weixin_38654315
  1. 基于ADC和FPGA脉冲信号测量设计

  2. 本系统采用相位差分算法来计算频率,运算简单,FPGA速度可以优化到200 M本系统利用了采样芯片和FPGA的高速性,从而实现了很高的测量精度和实时检测的目的;由于采用模拟串口进行传输,故其抗干扰性能较好。
  3. 所属分类:其它

    • 发布日期:2020-10-25
    • 文件大小:214016
    • 提供者:weixin_38660058
  1. EDA/PLD中的基于FPGA的核物理实验定标器的设计与实现

  2. 摘要:介绍使用现代EDA手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理。本文给出详细新定标器设计原理图和FPGA具体设计方案。 关键词:G-M计数器 定标器 现场可编程逻辑门阵列器件(FPGA)定标器在大学实验中有很广泛的应用,其中近代物理实验中的核物理实验里就有2个实验(G-M计数管和β吸收)要用到高压电源和定标器,而目
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:97280
    • 提供者:weixin_38746951
  1. EDA/PLD中的基于FPGA的核物理实验定标器的设计与实

  2. 摘要:介绍使用现代EDA手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理。本文给出详细新定标器设计原理图和FPGA具体设计方案。   关键词:G-M计数器 定标器 现场可编程逻辑门阵列器件(FPGA)  定标器在大学实验中有很广泛的应用,其中近代物理实验中的核物理实验里就有2个实验(G-M计数管和β吸收)要用到高压电源和定标器,而
  3. 所属分类:其它

    • 发布日期:2020-12-05
    • 文件大小:272384
    • 提供者:weixin_38621150
  1. 利用FPGA实现多路话音/数据复接设备

  2. 利用FPGA实现多路话音/数据复接设备 To realize coalition equipment of muti-route data and voice using FPGA     摘 要: 本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程,并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。该设计的控制模块由VHDL语言完成,最后利用Xilinx公司的ISE工具和Modelsim工具完成了该设计的行为仿真、布局布线仿真及时序仿真。仿真结
  3. 所属分类:其它

    • 发布日期:2020-12-05
    • 文件大小:246784
    • 提供者:weixin_38593723
  1. 基于FPGA的核物理实验定标器的设计与实

  2. 摘要:介绍使用现代EDA手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理。本文给出详细新定标器设计原理图和FPGA具体设计方案。   关键词:G-M计数器 定标器 现场可编程逻辑门阵列器件(FPGA)  定标器在大学实验中有很广泛的应用,其中近代物理实验中的核物理实验里就有2个实验(G-M计数管和β吸收)要用到高压电源和定标器,而
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:235520
    • 提供者:weixin_38679839
« 12 3 4 5 6 7 8 9 10 »