由于HDL设计中没有采用复位信号，系统的初始化完全依靠FPGA器件上电后各个寄存器的缺省状态，虽然在QuartusII下进行基于波形激励的时序仿真没有问题，但是针对HDL源代码 的功能仿真无法进行。无奈之下只好尝试对布局布线后的网表进行仿真，网表的功能仿真做对了，在尝试时序仿真时却遇到了几个问题。