1、数字电路设计入门
2、FPGA简介
3、FPGA开发流程
4、RTL设计
5、Quartus II 设计实例
6、ModelSim和Testbench112时序逻辑电路
时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的
触发器( Register),也称为寄存器。触发器的工作原理和参数如下图
Register的原理和参数
T
DQ
Clk
Clk
old
tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时
间不够,数据将不能在这个时钟
