注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB的设计方法和抗ESD设计规则.pdf

  2. 在电子产品设计中必须遵循抗静电释放的设计规则，本文介绍静电释放(ESD)产生的原理， 以及机箱、屏蔽层、接地、布线设计等诸多设计规则，它们有助于预防并解决静电释放产生 的危害，值得中国电子设备设计工程师认真研究和学习。

  3. 所属分类：专业指导

    • 发布日期：2010-05-21
    • 文件大小：214016
    • 提供者：xayaya

  1. PCB中抗ESD的设计

  2. 这是我看到的关于防ESD设计的最全最好的文章，上传给大家分享一下

  3. 所属分类：硬件开发

    • 发布日期：2014-10-09
    • 文件大小：778240
    • 提供者：hunter8902

  1. PCB设计中如何增强防静电ESD功能

  2. 在PCB设计 中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD

  3. 所属分类：其它

    • 发布日期：2018-06-05
    • 文件大小：86016
    • 提供者：szx940213

  1. 如何在设计PCB时增强防静电功能

  2. 　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：62464
    • 提供者：weixin_38557935

  1. PCB中抗ESD的设计

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。合理的PCB 设计可以减少故障检查及返工所带来的不必要成本。文章从分层、恰当的布局布线和安装等方面介绍了PCB 中的抗ESD 设计。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：102400
    • 提供者：weixin_38562626

  1. 解析PCB板设计中抗ESD的常见防范措施

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：79872
    • 提供者：weixin_38723691

  1. 设计PCB时抗静电放电(ESD)的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：78848
    • 提供者：weixin_38724535

  1. 浅谈设计PCB时抗ESD的方法

  2. 在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：80896
    • 提供者：weixin_38697940

  1. PCB技术中的解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：83968
    • 提供者：weixin_38650379

  1. PCB技术中的在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：81920
    • 提供者：weixin_38743481

  1. PCB技术中的设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：80896
    • 提供者：weixin_38735541

  1. PCB技术中的设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：80896
    • 提供者：weixin_38516804

  1. PCB技术中的使用新技巧 设计PCB时抗静电放电的方法

  2. 在pcb板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：80896
    • 提供者：weixin_38751014

  1. PCB技术中的设计PCB时抗ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：79872
    • 提供者：weixin_38655987

  1. 使用新技巧 设计PCB时抗静电放电的方法

  2. 在pcb板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：80896
    • 提供者：weixin_38725734

  1. 设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：79872
    • 提供者：weixin_38752897

  1. 设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38635323

  1. 在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：80896
    • 提供者：weixin_38576045

  1. 解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38590567

  1. 全面总结PCB板设计中抗ESD的常见方法和措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放()对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在板的设计当中，可以通过分层、恰当的布局布线和安装实现的抗设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整布局布线，能够很好地防范。以下是一些常见的防范

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38586118
« 12 »