注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华为公司PCB布线规范

  2. 短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

  3. 所属分类：网络基础

    • 发布日期：2009-07-15
    • 文件大小：493568
    • 提供者：lovebeyond1014

  1. 高速PCB设计中的一些难题及解决之道

  2. 探讨高速PCB设计中的难题： 布线拓扑对信号完整性的影响； 如何抑制电磁干扰； 等

  3. 所属分类：专业指导

    • 发布日期：2010-06-26
    • 文件大小：112640
    • 提供者：winday_hou

  1. 高速PCB布线拓扑

  2. 高速PCB布线拓扑高速PCB布线拓扑高速PCB布线拓扑

  3. 所属分类：硬件开发

    • 发布日期：2011-11-14
    • 文件大小：217088
    • 提供者：yixuehanxin

  1. 高速PCB板信号完整性仿真分析及应用

  2. 信号完整性主要就是指电路系统中信号的质量。引起信号完整性问题的原因 比较复杂,元器件的参数、PCB 的参数、元器件在 PCB 上的布局、高速信号的布线等都是影响信号完整性的重要因素。信号完整性问题主要表现为:延迟、反射、过冲、振铃、串扰、时序、同步切换噪声、EMI 等。 本课题对于高速信号完整性的主要问题，包括反射，串扰等进行了一系列理 论分析和仿真，并找到解决这些问题的方法。在此基础上，以具体设计——高清垫片机为例，根据高速 PCB 的信号完整性设计流程进行系统分析与设计， 在Mentor

  3. 所属分类：硬件开发

    • 发布日期：2013-02-18
    • 文件大小：2097152
    • 提供者：pengwangguo

  1. ALLEGRO 高级约束规则 _ .pdf

  2. ALLEGRO约束规则_ .pdf 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint 规则，并将这些规则分配到各类 net group 上。下面以 ddr 为例，具体说明这些约束设置的具体步骤。 1． 布线要求 DDR 时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil 以 内 DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成菊花链

  3. 所属分类：硬件开发

    • 发布日期：2013-04-23
    • 文件大小：1048576
    • 提供者：yuanqing17

  1. 高速PCB布线拓扑

  2. 高速PCB布线拓扑结构，总结的一些资料，大家一起学习啊

  3. 所属分类：硬件开发

    • 发布日期：2013-10-14
    • 文件大小：217088
    • 提供者：u012441245

  1. DDR3 PCB布线指导

  2. DDR3 PCB布线指导，图文介绍，拓扑连接结构，等长设计规则，PCB示例一目了然

  3. 所属分类：硬件开发

    • 发布日期：2018-05-04
    • 文件大小：3145728
    • 提供者：cf20082006

  1. PCB走线的拓扑结构

  2. 解决传输线效应的一个有效方法是选择正确的布线路径和终端拓扑结构，下面一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：49152
    • 提供者：weixin_38501299

  1. 画走线的多层拓扑结构的基本步骤

  2. 解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：59392
    • 提供者：weixin_38665193

  1. 充分利用IP以及拓扑规划提高PCB设计效率

  2. 本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：97280
    • 提供者：weixin_38723192

  1. PCB技术中的解密PROTEL DXP软件的PCB设计技巧

  2. Protel DXP是第一个将所有设计工具集于一身的板级设计系统，电子设计者从最初的项目模块规划到最终形成生产数据都可以按照自己的设计方式实现。Protel DXP运行在优化的设计浏览器平台上，并且具备当今所有先进的设计特点，能够处理各种复杂的PCB设计过程。Protel DXP作为一款新推出的电路设计软件，在前版本的基础上增加了许多新的功能。新的可定制设计环境功能包括双显示器支持，可固定、浮动以及弹出面板，强大的过滤和对象定位功能及增强的用户界面等。通过设计输入仿真、PCB绘制编辑、拓扑自动布

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：136192
    • 提供者：weixin_38507923

  1. 汽车电子中的汽车音响导航系统中DDR高速信号的PCB设计

  2. 在以往汽车音响的系统设计当中， 一块PCB上的最高时钟频率在30~50MHz已经算是很高了，而现在多数PCB的时钟频率超过100MHz,有的甚至达到了GHz数量级。为此，传统的以网表驱动的串行式设计方法已经不能满足今天的设计要求，现在必须采用更新的设计理念和设计方法，即将以网表驱动的串行的设计过程， 改变成将整个设计各环节并行考虑的一个并行过程。也就是说将以往只在PCB布局、布线阶段才考虑的设计要求和约束条件， 改在原理图设计阶段就给予足够的关注和评估，在设计初期就开始分析关键器件的选择，构想关

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：393216
    • 提供者：weixin_38607479

  1. PCB技术中的Protel转换至Allegro／CCT格式的简便方法

  2. 由于接触和使用较早等原因，国内Prote用户为数众多，他们在选择Cadence高速PCB解决方案同时，都面临着如何将手头Protul设计移植到Cadwe PCB设计软件中问题。在这个过程当中碰到问题大致可分为两种；一是设计不很复杂。设计师只想借助Cadenca CCT强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真。设置线网布线拓扑结构等工作。 　　对于第一种情况。要做转化工作比较简单，可以使用Pro曲或h上一提供Protul到CCT转换工具来完成这一

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：54272
    • 提供者：weixin_38547397

  1. PCB技术中的充分利用IP以及拓扑规划提高PCB设计效率

  2. 本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 　　图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。 　　现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：270336
    • 提供者：weixin_38678521

  1. PCB技术中的如何选择端接方式

  2. 不同的端接方式，各有其优点和缺点；不同的应用场合，需采取不同的端接方式。下面是关于如何选择端接方式的几个原则： 　　· 电路中逻辑器件家族不同，其端接方式也有所不同。一股来说，CMOS工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗值相同且接近传输线的阻抗值，适于采用串联端接技术；而TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗不同，可使用戴维宁端接方案；EOL器件一般都具有很低的输出阻抗，可在ECL电路的接收端使用下拉端接电阻来吸收能量。 　　· 串联端接用点对点的布线拓扑是最佳的

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：44032
    • 提供者：weixin_38597889

  1. PCB技术中的高速PCB布线拓扑

  2. 走线的拓扑结构是指一个网络的布线顺序及布线结构。对于多负载的网络，根据实际情况，选择合适的布线拓扑结构并采取正确的“地”端接方式很重要。通常情形下，PCB走线可以选用如图所示的几种拓扑结构。 　　图  几种典型拓扑结构 　　（1）点到点 　　如图2（a）所示的是点到点的拓扑结构，比较简单，只要在驱动端或接收端进行适当的阻抗匹配（通常情况下使用其中的一种就够了，有的电路会出现要求同时使用两种匹配的情况），便可以得到较好的信号完整性。 　　（2）菊花链 　　当网络的整个走线长度延迟小于信号

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：79872
    • 提供者：weixin_38519763

  1. PCB技术中的确保信号完整性的电路板设计准则

  2. 信号完整性 (SI) 问题解决得越早，设计的效率就越高，从而可避免在电路板设计完成之后才增加端接器件。 SI 设计规划的工具和资源不少，本文探索信号完整性的核心议题以及解决 SI 问题的几种方法，在此忽略设计过程的技术细节。 　　1 、 SI 问题的提出 　　随着 IC 输出开关速度的提高，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到 SI 问题，但是随着电路工作频率的提高，今后一定会遇到信号完整性问题。 　　信号完整性问题主要指信号的过冲和阻尼振荡现象

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：112640
    • 提供者：weixin_38672739

  1.  MPC8379E与 DDR2之间的PCB布线及仿真设计

  2. 研究了MPC8379E处理器的相关资料和DDR2的特性，以及它们之间PCB布线的规则和仿真设计。由于MPC8379E和DDR2都具有相当高的工作频率，所以他们之间的走线必须满足高速PCB布线规则，还要结合实际系统中的层叠、阻抗等，采取特殊布线方法。本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：2097152
    • 提供者：weixin_38653508

  1. 充分利用IP以及拓扑规划提高PCB设计效率

  2. 本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 　　图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。 　　现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：368640
    • 提供者：weixin_38698149

  1. 高速PCB布线拓扑

  2. 走线的拓扑结构是指一个网络的布线顺序及布线结构。对于多负载的网络，根据实际情况，选择合适的布线拓扑结构并采取正确的“地”端接方式很重要。通常情形下，PCB走线可以选用如图所示的几种拓扑结构。 　　图  几种典型拓扑结构 　　（1）点到点 　　如图2（a）所示的是点到点的拓扑结构，比较简单，只要在驱动端或接收端进行适当的阻抗匹配（通常情况下使用其中的一种就够了，有的电路会出现要求同时使用两种匹配的情况），便可以得到较好的信号完整性。 　　（2）菊花链 　　当网络的整个走线长度延迟小于信号

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：86016
    • 提供者：weixin_38654415
« 12 3 4 »