注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB板设计时抗ESD的方法大全

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：79872
    • 提供者：weixin_38682279

  1. 设计PCB时抗静电放电(ESD)的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：78848
    • 提供者：weixin_38724535

  1. PCB技术中的解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：83968
    • 提供者：weixin_38650379

  1. 模拟技术中的分析智能小车多功能传感器模块的设计与应用

  2. 0 引言 　　智能车 （Intelligent Car）是电子计算机等最新科技成果与现代汽车工业相结合的产物，因而"善解人意".通常具有自动驾驶，自动变速，甚至具有自动识别道路的功能。另外，车内的各种辅助设施也一应电脑化，常常给人以新奇感。 　　1 方案论证 　　在竞赛中，我们用过几种寻迹传感器的方案。但各有优劣。 　　方案1:采用555集成芯片，组成触发器电路。TCRT5000光电传感器采集到的信号转换成一定电压，经触发器转变成标准的电平输入。这样单片机不会造成逻辑混乱。所以成本非常高，并且也

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：133120
    • 提供者：weixin_38695727

  1. PCB技术中的对设计PCB时的抗静电放电方法简单介绍

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：80896
    • 提供者：weixin_38610717

  1. PCB技术中的在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：81920
    • 提供者：weixin_38743481

  1. PCB技术中的设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：80896
    • 提供者：weixin_38735541

  1. PCB技术中的如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：63488
    • 提供者：weixin_38710524

  1. PCB技术中的PCB抄板如何增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电PCB抄板子设备内部的静PCB抄板电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器PCB抄板件中的触发器锁死；短路反偏的PN结；短路正PCB抄板向偏置的PN结；PCB抄板熔化有源器件内PCB抄板部的焊接线或铝线。

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：64512
    • 提供者：weixin_38692184

  1. PCB技术中的设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：80896
    • 提供者：weixin_38516804

  1. PCB技术中的TTL门电路的逻辑扩展

  2. 内容：1 TTL扩展门电路—— 用TTL与非门构成的其它门电路 1.1 非门 1.2 TTL与非门扩展的与门 1.3 TTL与非门扩展的与或非门和或非门 1.4 TTL与非门扩展的或门 1.5 TTL扩展异或门 1.6 TTL输出管集电极开路门(OC门) 1.7 TTL与非门构成的三态逻辑门(TSL门) 2 有关集成触发器——TTL与非门构成的触发器 2.1 D型前沿触发器 由四管单元TTL与非

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：38912
    • 提供者：weixin_38648800

  1. PCB技术中的密码刷新输出电路

  2. 经常碰到这样的情况：因为MCU失效或跑飞造成误输出，损失惨重。很想做一种可靠并且简单（低成本，小体积）的密码刷新输出电路，但一直缺少某种灵感，做出来的东西比较蠢。希望彭总给些提示。谢谢！用密码，时间孔隙，判决三者结合起来，极为可靠，具体方法：1，用某个特定码（如5555H）经译码后作为三个触发器或锁存器的置位信号，用另一个特定码（如AAAAH）经译码后作为三个触发器或锁存器复位信号。2，在置位或复位输出前，先用特定码（如5A5AH）经译码后触发一个定时器（时间极短，只略大于置位或复位操作时间），

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：35840
    • 提供者：weixin_38681301

  1. PCB技术中的触发器

  2. 这一章我们来学习时序逻辑电路。时序逻辑电路的特点是任何时刻产生的稳定输出信号不仅与该时刻输入信号有关而且与它过去的状态有关。因此它是具有记忆功能的电子器件。它分为同步时序电路和异步时序电路。 我们在学习时把这一章分为两节，它们分别是: §5、1 时序电路的概述 §5、2 触发器 5、1 时序电路的概述 这一节我们来学习一些关于时序电路的概念，在学习时要注意同步时序电路和异步时序电路的区别 一: 时序电路概述 同步时序电路的状态只在

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：68608
    • 提供者：weixin_38746387

  1. PCB技术中的发电机组自动稳压器电路(一)

  2. 本例介绍的电发电机组自动稳压器电路，具有稳压性能好、适应性强、成本低廉等特点，可用于各种中、小型内燃发电机组和水电站等自动稳压，也可用于改造老式发电机组。                                           　　电路工作原理　　该发电机组自动稳压器电路由同步触发电源电路、弛张振荡触发器、稳压控制电路、无功电流调节电路、外动力不足保护电路。励磁电路和充磁电路组成，如图5-156所示 　　同步触发电源电路由电源变压器T、整流二极管VD4~VD9、稳压二极管VS1

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：111616
    • 提供者：weixin_38601446

  1. PCB技术中的使用新技巧 设计PCB时抗静电放电的方法

  2. 在pcb板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：80896
    • 提供者：weixin_38751014

  1. PCB技术中的设计PCB时抗ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：79872
    • 提供者：weixin_38655987

  1. 设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：79872
    • 提供者：weixin_38752897

  1. 设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38635323

  1. 在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：80896
    • 提供者：weixin_38576045

  1. PCB抄板如何增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电PCB抄板子设备内部的静PCB抄板电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器PCB抄板件中的触发器锁死；短路反偏的PN结；短路正PCB抄板向偏置的PN结；PCB抄板熔化有源器件内PCB抄板部的焊接线或铝线。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：64512
    • 提供者：weixin_38530415
« 12 »