注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南.pdf

  2. 基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南pdf,基于LPC2377 LPC2378的嵌入式工业控制系统硬件设计指南州致远电子有限公司 嵌入式工业控制模块 销售与服务网络(一) 广州周立功单片机发展有限公司 地址:广州市天河北路689号光大银行大厦12楼F4邮编:510630 电话:(0203873091638730917387309723873097638730977 传真:(020)38730925 网址:www.zlgmcu.com 广州专卖店 南京周立功 地址:广

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：1048576
    • 提供者：weixin_38743506

  1. PCB板设计时抗ESD的方法大全

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：79872
    • 提供者：weixin_38682279

  1. PCB技术中的解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：83968
    • 提供者：weixin_38650379

  1. PCB技术中的对设计PCB时的抗静电放电方法简单介绍

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：80896
    • 提供者：weixin_38610717

  1. PCB技术中的PCB板的ESD

  2. 最近在做电子产品的ESD测试，从不同的产品的测试结果发现，这个ESD是一项很重要的测试：如果电路板设计的不好，当引入静电后，会引起产品的死机甚至是元器件的损坏。以前只注意到ESD会损坏元器件，没有想到，对于电子产品也要引起足够的重视。　　ESD,也就是我们常说的静电释放(Electro-Static discharge)。从学习过的知识中可以知道，静电是一种自然现象，通常通过接触、摩擦、电器间感应等方式产生，其特点是长时间积聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：143360
    • 提供者：weixin_38551059

  1. PCB技术中的多层板中间地层分割处理技巧

  2. 在一些中等复杂的中低频电子系统设计中往往牵涉到模拟数字混合系统，且同在一个板上。如果使用四层板，中间地层建议作分割处理。例如系统中有大地（往往直接连接USB连接器金属外壳，RS232 DB9金属外壳，LC型滤波元件地......)和数字地DGND和模拟地AGND。建议作中间地层分割处理，每种地信号间隔2mm即可，然后所有地信号在接地螺丝边上共地。在元器件布局时，尽量让有连大地元件靠近接地螺丝孔，这样有助于ESD测试。模拟电路部分和数字电路部分尽量分别集中，相互有一定间距。 　　中间地层分割处理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：126976
    • 提供者：weixin_38664469

  1. PCB技术中的在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：81920
    • 提供者：weixin_38743481

  1. PCB技术中的设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：80896
    • 提供者：weixin_38735541

  1. PCB技术中的如何在设计PCB时增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：63488
    • 提供者：weixin_38710524

  1. PCB技术中的PCB抄板如何增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电PCB抄板子设备内部的静PCB抄板电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器PCB抄板件中的触发器锁死；短路反偏的PN结；短路正PCB抄板向偏置的PN结；PCB抄板熔化有源器件内PCB抄板部的焊接线或铝线。

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：64512
    • 提供者：weixin_38692184

  1. PCB技术中的设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：80896
    • 提供者：weixin_38516804

  1. PCB技术中的安森美微型封装电压抑制器件

  2. 安森美半导体（ON Semiconductor）推出全新高性能、微型封装的静电放电（ESD）保护二极管系列，专为便携式产品和电池供电应用中电压敏感元件提供单线保护而设计。 新系列中的五个ESD5Z器件包括ESD5Z2.5T1（2.5 V）, ESD5Z3.3T1（3.3 V）, ESD5Z5.0T1 （5.0 V）, ESD5Z6.0T1（6.0 V）和ESD5Z7.0T1（7.0 V）。这些器件为钳制快速上升的ESD脉冲而设计，防止对板上的电压敏感元件造成损坏。30 kV的输入波形（符

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：50176
    • 提供者：weixin_38551143

  1. PCB技术中的使用新技巧 设计PCB时抗静电放电的方法

  2. 在pcb板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。通过调整PCB布局布线，能够很好地防范ESD。*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。对于顶层和底层表面都有元器件、具有很短连接线。 　　来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：80896
    • 提供者：weixin_38751014

  1. PCB技术中的设计PCB时抗ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：79872
    • 提供者：weixin_38655987

  1. 设计PCB时抗静电放电（ESD）的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：79872
    • 提供者：weixin_38752897

  1. 设计PCB时防范ESD的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 　　在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38635323

  1. 在PCB板的设计当中抗ESD的方法与分析

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 　　在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：80896
    • 提供者：weixin_38576045

  1. PCB抄板如何增强防静电ESD功能

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 　　来自人体、环境甚至电PCB抄板子设备内部的静PCB抄板电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器PCB抄板件中的触发器锁死；短路反偏的PN结；短路正PCB抄板向偏置的PN结；PCB抄板熔化有源器件内PCB抄板部的焊接线或铝线。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：64512
    • 提供者：weixin_38530415

  1. 解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38590567

  1. 全面总结PCB板设计中抗ESD的常见方法和措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放()对电子设备的干扰和破坏，需要采取多种技术手段进行防范。　　在板的设计当中，可以通过分层、恰当的布局布线和安装实现的抗设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整布局布线，能够很好地防范。以下是一些常见的防范

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38586118
« 12 »