注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB设计 必看资料

  2. 目录 高速PCB设计指南之一 高速PCB设计指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB设计的一般原则 PCB设计基础知识 PCB设计基本概念 pcb设计注意事项 PCB设计几点体会 PCB LAYOUT技术大全 PCB和电子产品设计 PCB电路版图设计的常见问题 PCB设计中格点的设置 新手设计PCB注意事项 怎样做一块好的PCB板 射频电路PCB设计 设计技巧整理 用PROTEL99制作印刷电路版的基本流程 用PROTEL99SE 布线的基本流程 蛇形走

  3. 所属分类：专业指导

    • 发布日期：2010-04-15
    • 文件大小：547840
    • 提供者：st335

  1. pcb设计必备资料 包含高速设计、基本原则、注意事项等等

  2. 几乎包含所有需要的pcb设计资料： 目录 高速PCB设计指南之一 高速PCB设计指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB设计的一般原则 PCB设计基础知识 PCB设计基本概念 pcb设计注意事项 PCB设计几点体会 PCB LAYOUT技术大全 PCB和电子产品设计 PCB电路版图设计的常见问题 PCB设计中格点的设置 新手设计PCB注意事项 怎样做一块好的PCB板 射频电路PCB设计 设计技巧整理 用PROTEL99制作印刷电路版的基本流程 用PROT

  3. 所属分类：专业指导

    • 发布日期：2010-05-07
    • 文件大小：547840
    • 提供者：gaga_liu

  1. pcb学习教程的相关的资料

  2. pcb学习教程 高速PCB设计指南之一 高速PCB设计指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB设计的一般原则 PCB设计基础知识 PCB设计基本概念 pcb设计注意事项 PCB设计几点体会 PCB LAYOUT技术大全 PCB和电子产品设计 PCB电路版图设计的常见问题 PCB设计中格点的设置 新手设计PCB注意事项 怎样做一块好的PCB板 射频电路PCB设计 设计技巧整理 用PROTEL99制作印刷电路版的基本流程 用PROTEL99SE 布线的基本流

  3. 所属分类：专业指导

    • 发布日期：2010-10-08
    • 文件大小：402432
    • 提供者：zgqgyzdhyjs

  1. PCB设计者必看资料

  2. 高速 PCB 设计指南之一   高速 PCB 设计指南之二   PCB Layout 指南(上)   PCB Layout 指南(下)   PCB 设计的一般原则   PCB 设计基础知识   PCB 设计基本概念   PCB 设计注意事项   PCB 设计几点体会   PCB LAYOUT 技术大全   PCB 和电子产品设计   PCB 电路版图设计的常见问题   PCB 设计中格点的设置   新手设计 PCB 注意事项   怎样做一块好的 PCB 板   射频电路 PCB 设计   设计

  3. 所属分类：硬件开发

    • 发布日期：2012-08-02
    • 文件大小：410624
    • 提供者：libiaode

  1. PCB技术中的PCB板蛇形走线有什么作用

  2. PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 　　高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：50176
    • 提供者：weixin_38693753

  1. PCB技术中的蛇形走线有什么作用

  2. 本人和同行讨论也参考了一些资料，蛇形走线作用大致如下：希望大家补充纠正。 PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：52224
    • 提供者：weixin_38682242