注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB的高速电路设计

  2. 主要介绍pcb的布线．布局，高速PCＢ的布线，高密度电路设计，去耦等方面知识．

  3. 所属分类：专业指导

    • 发布日期：2009-08-01
    • 文件大小：804864
    • 提供者：chenkun263

  1. 高速电路设计与仿真.PDF

  2. 1.高速电路PCB设计失败的例子 2.系统的认识在高速电路PCB设计中遇到的棘手的问题， 这些问题表现形式。 3.理解问题产生的机理与原因。 4.掌握问题解决的方法。

  3. 所属分类：嵌入式

    • 发布日期：2010-10-29
    • 文件大小：1048576
    • 提供者：chenliqun0222

  1. 高速电路设计技巧分享

  2. 非常好的pcb设计支援，大家可以提高一下！

  3. 所属分类：其它

    • 发布日期：2011-06-12
    • 文件大小：475136
    • 提供者：woshohanbao

  1. 高速电路设计实践

  2. 《高速电路设计实践》从设计实践角度出发，介绍了在从事高速电路设计的工作中需要掌握的各项技术及技能，并结合工作中的具体案例，强化了设计中的各项要点，详细研究了相关具体案例。

  3. 所属分类：其它

    • 发布日期：2012-06-15
    • 文件大小：27262976
    • 提供者：beelike

  1. 高速电路设计

  2. 共八章，以实际项目经验角度，从磁珠电容等讲到最后的时序设计，SDRAM时序，高速电路设计 PCB设计，是一本非常好的书，讲的都是实际能用到的，因为是结合项目经验 学的也比较有兴趣和效率

  3. 所属分类：专业指导

    • 发布日期：2012-12-26
    • 文件大小：27262976
    • 提供者：mcu_felix

  1. _高速电路中的信号完整性及仿真.pdf

  2. 在高速印刷电路板设计过程中, 高速电路设计的仿真显示出越来越重要的地位。利用仿真分析的方法, 可以 在PCB 制作之前尽可能发现并解决隐藏的信号完整性和电磁兼容性问题, 最大限度地减小产品设计失败概率, 提高 电路系统工作可靠性。通过采用PADS2004/hyperLynx 软件对一高速DSP 图像处理印刷电路板中的高速信号线的布 局布线前的仿真, 分析高速电路板中普遍存在的信号完整性、串扰等问题, 并给出了相应的解决办法。

  3. 所属分类：硬件开发

    • 发布日期：2020-04-07
    • 文件大小：144384
    • 提供者：cyx1234567890

  1. SI高速电路设计：高速PCB设计理论基础

  2. 本章就是围绕信号完整性的问题，让大家对高速电路有个基本的认识，并介绍一些相关的基本概念。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：132096
    • 提供者：weixin_38685455

  1. 基于protel软件的高速PCB设计

  2. 本文探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的 一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技 术，提高了高速电路板设计的可靠性与有效性。结果表明，该设计缩短了产品研发周期，增 强市场竞争能力。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：120832
    • 提供者：weixin_38681147

  1. 嵌入式系统/ARM技术中的PCB高速信号电路设计的三大布线技巧详解

  2. PCB板的设计是电子工程师的必修课，而想要设计出一块完美的PCB板也并不是看上去的那么容易。一块完美的PCB板不仅需要做到元件选择和设置合理，还需要具备良好的信号传导性能。本文将会就PCB高速信号电路设计中的布线技巧知识，展开详细介绍和分享，希望能够对大家的工作有所帮助。     合理使用多层板进行PCB布线     在 PCB板的实际设计过程中，大部分工程师都会选择使用多层板来完成高速信号布线工作，这种多层板既是必不可少的组成部分，也是帮助工程师降低电路干扰的有效手段。在利用多层板来完成P

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：66560
    • 提供者：weixin_38697753

  1. 模拟技术中的在电路板设计中利用差分信号线布线的优势及其布线策略

  2. 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？接下来本文对其在电路板中体现的优点进行讨论。      布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，所谓EMI即是Electro Magnetic Interference的缩写，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：99328
    • 提供者：weixin_38680811

  1. PCB技术中的基于PROTEL的高速PCB设计

  2. 摘要： 探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电路板设计的可靠性与有效性。结果表明，该设计缩短了产品研发周期，增强市场竞争能力。 　　关键词： 高速电路； 布局； 布线 　　1 问题的提出 　　随着电子系统设计复杂性和集成度的大规模提高，时钟速度和器件上升时间越来越快，高速电路设计成为设计过程的重要部分。在高速电路设计中， 电路板线路上的电感与电容会使导线等效

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：123904
    • 提供者：weixin_38651468

  1. 高速PCB的可控性与电磁兼容性设计

  2. 在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。本文从PCB的布线、布局及高速PCB的设计三个部分进行分析，介绍高速PCB的可控性与电磁兼容性设计。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：147456
    • 提供者：weixin_38685600

  1. PCB技术中的高速电路传输线效应分析与处理

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：319488
    • 提供者：weixin_38679651

  1. 高速电路传输线效应和信号完整性问题分析

  2. 随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。 　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：322560
    • 提供者：weixin_38689223

  1. PCB技术中的高速电路印刷电路板的可靠性设计

  2. 1 引言    　　随着电力电子技术和计算机控制技术的发展，电力电子装置的功能日益完善，系统设计越来越复杂，这就要求其控制器具有优良的控制性能和高速的工作频率，于是电力电子工程师越来越多的面临高速电路的设计。而在高速电路系统中，过高的系统工作频率将产生传输线效应和信号完整性问题，使得基于传统方法设计的印刷电路板(PCB)达不到系统可靠性要求。　　此外，电力电子装置采用的多是功率器件，不仅容量大而且工作频率高，使得控制器的工作环境异常恶劣、干扰问题日益突出。在恶劣的电磁环境中，很难保证高速电路不产

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：134144
    • 提供者：weixin_38667207

  1. PCB技术中的高速电路设计面临的问题

  2. 伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100 MHz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设计领域，电路系统正朝着大规模、小体积、高速度、高密度的方向飞速发展。这样就带来了一个问题，即芯片的体积减小导致电路的布局、布线很困难，而信号的频率还在逐年增高，边沿速率越来越快，PCB上的电磁现象更复杂，适用于低速电路的电路理论知识（如基尔霍夫电压／电流定律）可能己失去作用。此外，电子设备越

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：36864
    • 提供者：weixin_38710198

  1. EDA/PLD中的高速电路的信号完整性分析

  2. 摘要：介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因，从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因，并介绍了IBIS仿真。 关键词：信号完整性 反射 串扰 IBIS仿真随着半导体技术和深压微米工艺的不断发展，IC的开关速度目前已经从几十MHz增加到几百MHz，甚至达到几GHz。在高速PCB设计中，工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用IBIS仿真方法解决这些问题。1 信号完整性定义信

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：106496
    • 提供者：weixin_38746293

  1. 模拟技术中的高速电路设计和信号完整性分析

  2. 来源：《电子技术应用》      摘要：高速电路设计对PCB设计都提出了新的要求和挑战，高速电路中的信号完整性问题变得越来越突出，传统的设计方法已经不能适应，利用IBIS模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。介绍了IBIS模型的构成要素、基本的建模原理，以及利用IBIS模型进行信号完整性分析及其在高速电路设计中的应用，最后用一个实例讲述了分析的具体步骤和过程。                关键词：PCB      IBIS EDA调整电路设计 信号完整性      随着技术

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：222208
    • 提供者：weixin_38550834

  1. 利用Allegro实现万兆子卡的高速电路设计

  2. 为了满足日益增长的网络需求，设计了一款用于万兆以太网中高端路由器的光接口子卡，介绍了该子卡的硬件架构，使用的主要芯片及其能完成的功能。针对高速系统中存在的信号完整性的问题，提出了差分线对这一有效可靠的布线方式，重点说明了差分线对的布线准则、设置方法以及其需要注意的问题。采用Cadence公司的Allegro软件，以子卡上的SFP+接口信号为例，阐明了差分信号在PCB中的实现。最终通过各项测试，得以投入生产。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：2097152
    • 提供者：weixin_38684743

  1. 高速电路设计面临的问题

  2. 伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100 MHz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设计领域，电路系统正朝着大规模、小体积、高速度、高密度的方向飞速发展。这样就带来了一个问题，即芯片的体积减小导致电路的布局、布线很困难，而信号的频率还在逐年增高，边沿速率越来越快，PCB上的电磁现象更复杂，适用于低速电路的电路理论知识（如基尔霍夫电压／电流定律）可能己失去作用。此外，电子设备越

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：33792
    • 提供者：weixin_38720997
« 12 3 4 5 6 7 8 9 10 ... 24 »