3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

原理图设计规范-晶振电路设计规范.①&W ￡ CTRONICS原理图设计规范晶振电路设计规范文件编号:TPD031秘密 目的 .Ⅰ规范旵振电路设计,为相同规格的模块电路提供统一的标准,避免出现产品功能和性能的 缺陷。 适用范围 2.1本规范适用于本公司所有产品的晶振电路设计 职责 3.!产品审核部:负责原理图设计规范的拟定及维护,总结规范模块电路。 3.2各相关部门:遵守本规范并按要求执行 名词解释 41压电效应:压电晶体在沿一定方向上受到外力的作用而变形时,其内部会产生极化,在它 的两个相对表

共阻干扰是由PCB上大量的地线造成。当两个或两个以上的回路共用一段地线时，不同的回路电流在共用地线上产生一定压降，此压降经放大就会影响电路性能；当电流频率很高时，会产生很大的感抗而使电路受到干扰。 　　为了抑制共阻抗干扰，可采用如下措施： 　　(1)一点接地 　　使同级单元电路的几个接地点尽量集中，以避免其他回路的交流信号窜人本级，或本级中的交流信号窜到其他回路中去。适用于信号的工作频率小于1MHZ的低频电路，如果工作频率在1一1OMHz而采用一点接地时，其地线长度应不超过波长的1／2

共阻干扰是由PCB上大量的地线造成。当两个或两个以上的回路共用一段地线时，不同的回路电流在共用地线上产生一定压降，此压降经放大就会影响电路性能；当电流频率很高时，会产生很大的感抗而使电路受到干扰。 　　为了抑制共阻抗干扰，可采用如下措施： 　　(1)一点接地 　　使同级单元电路的几个接地点尽量集中，以避免其他回路的交流信号窜人本级，或本级中的交流信号窜到其他回路中去。适用于信号的工作频率小于1MHZ的低频电路，如果工作频率在1一1OMHz而采用一点接地时，其地线长度应不超过波长的1／2