为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC，难以分辨，如图12-23所示。 图12-23 DRC 如何解决这个问题呢？可以利用Altium Designer的规则编辑功能，对差分线进行过滤。 （1）按快捷键“DR”，进入PCB规则及约束编辑器，新建一个间距规则，并把优先级设置到位。 （2）如图12-2

为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC，难以分辨，如图12-23所示。　　图12-23 DRC　　如何解决这个问题呢？可以利用Altium Designer的规则编辑功能，对差分线进行过滤。　　（1）按快捷键“DR”，进入PCB规则及约束编辑器，新建一个间距规则，并把优先级设置到位。　　（2）如图12-24所