注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步，确定拓补结构（仅在多片DDR芯片时有用） 首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2097152
    • 提供者：fanpeng314

  1. 布线规则.txt

  2. 3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：14336
    • 提供者：qq_33237941

  1. PCB设计EMI问题：高速信号走线规则

  2. 电子产品的EMI问题越来越受到电子工程师的关注，几乎60%的EMI问题都可以通过高速PCB来解决。本文介绍了高速信号走线的九大规则。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：53248
    • 提供者：weixin_38520192

  1. 通过高速PCB来控制解决EMI

  2. 随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。 高速PCB设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。 规则一：高速信号走线屏蔽规则 如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。 建议屏蔽线，每1000mil，打孔接地。 规则二：高速信号的走线闭环规则 由于PCB板的密度越来越高

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：181248
    • 提供者：weixin_38716872

  1. 九大规则解决高速PCB设计EMI问题

  2. 随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。高速pcb设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。　　1、高速信号走线屏蔽规则　　如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，则需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。　　2、高速信号的走线闭环规则　　由于PCB板的密度越来越高，很多PCB layout工程师在走线的过

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：186368
    • 提供者：weixin_38598213