注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB上信号线的电磁发射频谱

  2. 本文主要讨论高速数合逻辑电路中，信号线的电磁发射频谱。作者提供一个模型，其总频谱由两个环路的谐振，即“信号环路”和与基本门电路相关的“旁通环路”控制。

  3. 所属分类：专业指导

    • 发布日期：2008-05-18
    • 文件大小：362496
    • 提供者：jxyang0011

  1. 高速PCB中电磁兼容问题研究

  2. 全文工作包含以下几点： （1）研究了芯片内、芯片外 SSN 产生的机理，对 SSN 的频谱进行了分析， 提出常见的减小 SSN 的措施。对添加去耦电容抑制 SSN 的效果进行了分析，并初 步分析了去耦电容数量对噪声抑制效果的影响。 （2）对常见的抑制 SSN 方法进行了研究，比较了各自的优缺点。 （3）对采用电磁带隙结构（Electromagnetic Band Gap，EBG）抑制 SSN 的 效果与可行性进行了研究，并设计两种新型 EBG 结构，实现了新的噪声抑制范围。 （4）对直线通道电

  3. 所属分类：硬件开发

    • 发布日期：2013-02-19
    • 文件大小：3145728
    • 提供者：pengwangguo

  1. PCB技术中的高速PCB的功能分割

  2. 大部分的PCB都包含一些功能子系统或区域，每个功能子系统都由一组器件和它们的支持电路组成。比如，一个典型的主机板可以划分为以下区域：处理器、时钟逻辑、存储器、总线控制器、总线接口、PCT总线、外围设备接口和视/音频处理模块等。一方面，PCB上所有器件需要彼此紧密地放置在一起，这样可以缩短走线长度，降低串扰、反射，以及电磁辐射，保证信号完整性；另一方面，不同的逻辑器件所产生的RF能量的频谱都不同，尤其是在高速系统中，信号的频率越高，与数字信号跳变相关的操作所产生的RF能量的频带也越宽，要防止工作频

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：119808
    • 提供者：weixin_38554781

  1. PCB技术中的PCB高速信号的频谱

  2. 标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为T；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。 　　图1 数字时钟信号 　　将此时钟信号作傅里叶展开如下： 　　通过上式的傅里叶展开可以得到此时大致的时钟信号离散频谱，如图2所示.可见数字信号的频谱并不局限于其时钟频率，而是覆盖很宽的频率范围。例如，一个时钟频率为33 MHz的数字系统，它的三次谐波分量接近100 MHz。电路板上的元件、走线、封装、连接

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：91136
    • 提供者：weixin_38538264

  1. PCB高速信号的频谱

  2. 标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为T；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。 　　图1 数字时钟信号 　　将此时钟信号作傅里叶展开如下： 　　通过上式的傅里叶展开可以得到此时大致的时钟信号离散频谱，如图2所示.可见数字信号的频谱并不局限于其时钟频率，而是覆盖很宽的频率范围。例如，一个时钟频率为33 MHz的数字系统，它的三次谐波分量接近100 MHz。电路板上的元件、走线、封装、连接

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：113664
    • 提供者：weixin_38720256

  1. 高速PCB的功能分割

  2. 大部分的PCB都包含一些功能子系统或区域，每个功能子系统都由一组器件和它们的支持电路组成。比如，一个典型的主机板可以划分为以下区域：处理器、时钟逻辑、存储器、总线控制器、总线接口、PCT总线、外围设备接口和视/音频处理模块等。一方面，PCB上所有器件需要彼此紧密地放置在一起，这样可以缩短走线长度，降低串扰、反射，以及电磁辐射，保证信号完整性；另一方面，不同的逻辑器件所产生的RF能量的频谱都不同，尤其是在高速系统中，信号的频率越高，与数字信号跳变相关的操作所产生的RF能量的频带也越宽，要防止工作频

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：152576
    • 提供者：weixin_38529436