注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PICMG3_4D1_0_ATCA_PCI_Express.rar

  2. PICMG 官方资料，ATCA pci express 规范 ATCA pciE设计人员必备

  3. 所属分类：Java

    • 发布日期：2010-02-03
    • 文件大小：200704
    • 提供者：vatican123

  1. PCIE specification 1.0

  2. PCIE1.0设计规范 Contents OBJECTIVE OF THE SPECIFICATION.................................................................................... 19 DOCUMENT ORGANIZATION ........................................................................................

  3. 所属分类：Java

    • 发布日期：2010-04-15
    • 文件大小：2097152
    • 提供者：songyi040515

  1. PCI Express PCB设计规范

  2. PCI Express 接口板设计规范，PCB设计注意事项

  3. 所属分类：硬件开发

    • 发布日期：2012-02-23
    • 文件大小：262144
    • 提供者：nani_z

  1. PCI-Express(中文)

  2. PCIE 的发展历史、应用前景；体系结构；信号通路分层；物理结构；信号定义，设计规范。

  3. 所属分类：硬件开发

    • 发布日期：2012-10-07
    • 文件大小：364544
    • 提供者：qiantuo1234

  1. PCIE-1.0a标准规范

  2. PCIE-1.0a标准规范，机械接口，电器接口，可用于硬件设计参考

  3. 所属分类：硬件开发

    • 发布日期：2014-09-08
    • 文件大小：1048576
    • 提供者：cyberan8

  1. pcie层次结构

  2. PCIe 规范对于设备的设计采用分层的结构，有事务层、数据链路层和物理层组成，各层有都分为发送和接收两功能块

  3. 所属分类：硬件开发

    • 发布日期：2018-06-08
    • 文件大小：480256
    • 提供者：wzhrsh

  1. PCIE机械及电气规范

  2. PCIE的机械和电气规范，便于PCIE的相关开发工作；介绍了硬件设计时需要注意的问题点。

  3. 所属分类：硬件开发

    • 发布日期：2018-06-12
    • 文件大小：1048576
    • 提供者：xiaofengzhen

  1. EEtop 各种板卡设计规范 包含PCIE等

  2. PCI 是由 Intel 公司 1991 年推出的一种局部总线，PCI 插槽是基于 PCI 局部总线(Pedpherd Component Interconnect，周边元件扩展接口)的扩展插槽，其颜色一般为乳白色，位于主板上 AGP 插槽的下方，ISA 插槽 的上方。其位宽为 32 位或 64 位，工作频率为 33MHz,最大数据传输率为 133MB/sec(32 位)和 266MB/sec(64 位)。 可插接显卡、声卡、网卡、内置 Modem、内置 ADSL Modem、USB2.0 卡

  3. 所属分类：硬件开发

    • 发布日期：2018-07-13
    • 文件大小：1048576
    • 提供者：szw892

  1. NCB-PCI_Express_Base_4.0r1.0_September-27-2017-c

  2. PCIE 4.0规范，硬件设计规范，PCIE协议了解，PCIE基础知识

  3. 所属分类：硬件开发

    • 发布日期：2018-08-07
    • 文件大小：18874368
    • 提供者：hualong1009

  1. PCIE详细设计

  2. PCIE规范详述，设计介绍，功能原理与实现，配置功能设计

  3. 所属分类：嵌入式

    • 发布日期：2018-09-15
    • 文件大小：1048576
    • 提供者：weixin_43058980

  1. M.2 PCIE MINIPICE MINISODIMM

  2. SODIMM 接口 原理图+PCB +封装 参考设计 WiFi_miniPCIe 接口 原理图+PCB +封装 参考设计 M.2 接口规范 PCIE 接口规范

  3. 所属分类：硬件开发

    • 发布日期：2019-04-22
    • 文件大小：9437184
    • 提供者：u012741070

  1. 通信与网络中的CompactPCI Express 混合桥接板设计原理及实现方法

  2. 0 引 言 　　2002年第2季度PCISIG组织发布了PCI Express1.0规范，定位于设计成一种系统互连接口。该组织又于2005年第3季度发布PCI Express规范在工业控制领域的规范PICMG EXP.0 CompactPCI Express Specification R1.0，被称之为CompactPCI Express（在下文中简称为CPCIe）规范。CPCIe系统可以兼容CPCI模块，具体的实现方法是在系统中加入CPCIe到CPCI的桥接模块，该模块被称为混合桥接模块。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：365568
    • 提供者：weixin_38727087

  1. 芯科打造出业界最小尺寸PCIe时钟IC

  2. 高性能模拟与混合信号IC领导厂商Silicon Labs（芯科实验室有限公司）日前宣布针对消费电子和嵌入式应用推出业界最小尺寸的符合PCI Express（PCIe）标准的时钟发生器芯片，在这些应用中可靠性、板面积、器件数量和功耗通常是其关键设计要素。设计旨在满足PCIe Gen 1/2/3标准的严格规范，新型的Si50122时钟凭借Silicon Labs低功耗PCIe和CMEMS技术为各类应用提供了节能、免片外晶体的时钟解决方案，这些应用包括数字录像机和静态照相机、IP机顶盒、高清视频流播放

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：73728
    • 提供者：weixin_38746701

  1. 芯科实验室针对消费性电子推出PCIe时脉IC

  2. 高效能类比与混合讯号IC领导厂商芯科实验室（Silicon Labs），日前宣布针对消费性电子和嵌入式应用推出业界最小、符合PCI Express（PCIe）标准的时脉产生器IC.在此类产品应用中，可靠性、电路板面积、元件数量和功耗通常是关键的设计元素。新型Si50122时脉为满足PCIe Gen 1/2/3标准的严格规范而设计，运用Silicon Labs低功耗PCIe和CMEMS技术为各类应用提供节能、无需石英振荡器的时脉解决方案，包括数位摄影机和照相机、IP机上盒、高画质放影机、高画质数位

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：53248
    • 提供者：weixin_38696336

  1. 通信与网络中的IDT新型交换解决方案扩充第二代PCIe交换器产品

  2. IDT(Integrated Device Technology, Inc.)推出四款新型PCIe交换解决方案，专门为应对批量和价值服务器市场面临的I/O连接挑战而优化。这四款新的第二代PCIe交换解决方案分别为24通道、6端口；24通道、3端口；6通道、6端口；及4通道、4端口，是IDT公司已有第二代PCIe交换器产品的有力补充。IDT公司于今年5月发布首款第二代PCIe交换器产品，现已开始批量供货。 　　IDT第二代PCIe交换器完全符合PCI-SIG PCIe 2.0基本规范，使客

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：69632
    • 提供者：weixin_38531630

  1. 低通道数PCIe开关尝试新的应用领域

  2. PLX Technology公司推出了一款5端口、8通道的PCI Express (PCIe)开关，其相关应用为高端打印机、多通道网络适配器以及笔记本的集线站（docking stations）。　　据公司的介绍，PEX 8508遵照PCI Express R1.1规范协议，为工程人员提供了前所未有的配置选择。另外，PEX 8508在管脚设计、功率和造价上都有所减少。　　"这是市场上第一款低通道数开关，”PLX Technology公司高级市场经理John Gudmundson 说,“具有单数个

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：57344
    • 提供者：weixin_38635684

  1. 芯科实验室针对消费性电子推出PCIe时脉IC

  2. 高效能类比与混合讯号IC领导厂商芯科实验室（Silicon Labs），日前宣布针对消费性电子和嵌入式应用推出业界、符合PCI Express（PCIe）标准的时脉产生器IC.在此类产品应用中，可靠性、电路板面积、元件数量和功耗通常是关键的设计元素。新型Si50122时脉为满足PCIe Gen 1/2/3标准的严格规范而设计，运用Silicon Labs低功耗PCIe和CMEMS技术为各类应用提供节能、无需石英振荡器的时脉解决方案，包括数位摄影机和照相机、IP机上盒、高画质放影机、高画质数位电视

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：52224
    • 提供者：weixin_38689113

  1. 芯科打造出业界尺寸PCIe时钟IC

  2. 高性能模拟与混合信号IC领导厂商Silicon Labs（芯科实验室有限公司）日前宣布针对消费电子和嵌入式应用推出业界尺寸的符合PCI Express（PCIe）标准的时钟发生器芯片，在这些应用中可靠性、板面积、器件数量和功耗通常是其关键设计要素。设计旨在满足PCIe Gen 1/2/3标准的严格规范，新型的Si50122时钟凭借Silicon Labs低功耗PCIe和CMEMS技术为各类应用提供了节能、免片外晶体的时钟解决方案，这些应用包括数字录像机和静态照相机、IP机顶盒、高清视频流播放机、

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：71680
    • 提供者：weixin_38517728

  1. TE Connectivity推出符合SFF-TA-1002规范的Sliver卡缘连接器

  2. SFF-TA-1002引脚设计规范符合EDSFF、PCIe、OCP NIC及其他协议的性能要求。TE SFF-TA-1002连接器通过整合多样引脚技术和速度配置，可实现简易设计和多源供应。Sliver SFF-TA-1002连接器支持PCIe Gen 5,  可扩展至112G PAM-4。该连接器采用0.6mm间距的高密度设计，可满足下一代硅技术下，PCIe标准的通道数要求，而市场上现有产品已达其通道数极限。 　　TE Connectivity的产品经理Lucas Benson表示：“TE的S

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：137216
    • 提供者：weixin_38663608

  1. CompactPCI Express 混合桥接板设计原理及实现方法

  2. 0 引 言 　　2002年第2季度PCISIG组织发布了PCI Express1.0规范，定位于设计成一种系统互连接口。该组织又于2005年第3季度发布PCI Express规范在工业控制领域的规范PICMG EXP.0 CompactPCI Express Specification R1.0，被称之为CompactPCI Express（在下文中简称为CPCIe）规范。CPCIe系统可以兼容CPCI模块，具体的实现方法是在系统中加入CPCIe到CPCI的桥接模块，该模块被称为混合桥接模块。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：423936
    • 提供者：weixin_38731479
« 12 »