伯克利大学团队开发的BSIMSOI模型的最新版，其中NMOS和PMOS模型都是以VA语言编写，注意，虽然文档中没有说明使用尺寸，但是我试了一下，最小适用于0.18μm，沟长再小，短沟道效应比较严重，器件特性变化明显。

摘 要：由于PD SOI工艺平台的特殊性，P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的，需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂，这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真，发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型，形成高压NMOS器件，这在工艺实现上不太容易。而采用漂移区在N阱里的新结构，可以避免将P阱上漂移区反型的注入工艺，在工艺上容易实现。通过工艺流片验证，器件特性良好。

研究了全耗尽SOI、部分耗尽SOI和体硅NMOS器件中源、漏、栅和衬底电流的非准静态现象。研究表明,在相同的结构参数下,体硅器件的非准静态效应最强,PDSOI次之,FDSOI最弱。指出了沟道源、漏端反型时间和反型程度的不同是造成非准静态效应的内在原因。最后提出临界升压时间的概念,以此对非准静态效应进行定量表征,深入研究器件结构参数对非准静态效应的影响规律。结果显示,通过缩短沟道长度、降低沟道掺杂浓度、减小硅膜厚度和栅氧厚度、提高埋氧层厚度等手段,可以弱化SOI射频MOS器件中的非准静态效应。

摘 要：由于PD SOI工艺平台的特殊性，P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的，需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂，这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真，发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型，形成高压NMOS器件，这在工艺实现上不太容易。而采用漂移区在N阱里的新结构，可以避免将P阱上漂移区反型的注入工艺，在工艺上容易实现。通过工艺流片验证，器件特性良好。