注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. RS编译码程序，工程中应用成功版

  2. RS编码和译码程序，matlab版本，完整的程序，在工程中已经得到验证，稍加修改就可以在您的项目中应用。

  3. 所属分类：其它

    • 发布日期：2009-05-06
    • 文件大小：2048
    • 提供者：lxj19830901

  1. rs码译码的vhdl程序

  2. rs码译码的vhdl程序，适合需要的同学们。

  3. 所属分类：专业指导

    • 发布日期：2009-08-16
    • 文件大小：558080
    • 提供者：newton1108

  1. fec向前纠错编码（rs编码）仿真实现

  2. c语言 实现fec向前纠错编码，包括rs编码和译码。

  3. 所属分类：C

    • 发布日期：2009-09-22
    • 文件大小：6144
    • 提供者：limitjk

  1. LDPC码与RS码的联合迭代译码

  2. LDPC码与RS码的联合迭代译码的实现算法

  3. 所属分类：其它

    • 发布日期：2009-10-02
    • 文件大小：203776
    • 提供者：whut_clw

  1. rs码的MATLAB程序

  2. 该程序实现了Rs码的编译码算法，我在别处下的，哈哈，可能对你们有帮助，

  3. 所属分类：其它

    • 发布日期：2009-12-06
    • 文件大小：4096
    • 提供者：meteor_rwf

  1. RS编解码VERILOG实现

  2. RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真 以及板上调试，验证正确

  3. 所属分类：嵌入式

    • 发布日期：2010-01-26
    • 文件大小：1048576
    • 提供者：wylxh

  1. 有关RS的码编译码概论

  2. 把RS码的整个原理过程做了简明概括 并对其需要的有限域知识进行总结 希望对大家有用

  3. 所属分类：专业指导

    • 发布日期：2010-03-16
    • 文件大小：104448
    • 提供者：okbelll

  1. rs码编译码的matlab代码

  2. rs码编译码的matlab源代码，译码使用bm算法，全是m文件，非simulink。

  3. 所属分类：其它

    • 发布日期：2010-03-24
    • 文件大小：12288
    • 提供者：pengbo15l

  1. RS编译码源程序RS编译码源程序

  2. RS编译码的源程序，希望对大家有所帮助，RS编译码的源程序，希望对大家有所帮助

  3. 所属分类：Java

    • 发布日期：2010-04-30
    • 文件大小：179200
    • 提供者：lizzy163

  1. 基于RS码与turbo码的纠错码特性研究

  2. 摘　要: 对两种重要实用的纠错码: RS 码和Turbo 码从其特点、纠错能力、码率、编码复杂度、译码复杂度等方面做 比较研究, 以加深对这两种纠错码特性的认识, 利于进一步研究和应用他们。指出RS 码是最优线性分组码, 实现电路简单, RS 码的缺点是: 延时较大, 要求精确的帧同步, 当信道条件比较差时, 性能变差; Turbo 码一般利用递推系统卷积码, 通 过交织器并联而成, 他具有的优点是: 延时短, 译码算法能充分利用软判决, 纠突发错误性能好, 即使在信道条件较差时, 仍有较好的

  3. 所属分类：其它

    • 发布日期：2010-05-12
    • 文件大小：261120
    • 提供者：heartstringszxx

  1. RS译码中的钱搜索模块 VERILOG实现

  2. 本代码用于RS译码中的钱搜索模块 很有实用价值 用VERILOG代码实现

  3. 所属分类：其它

    • 发布日期：2010-09-03
    • 文件大小：3072
    • 提供者：sanmumuren

  1. RS译码器的研究与实现(论文)

  2. RS译码器的研究与实现RS译码器的研究与实现RS译码器的研究与实现

  3. 所属分类：专业指导

    • 发布日期：2010-10-01
    • 文件大小：1048576
    • 提供者：yangzcc

  1. RS译码verilog代码

  2. RS（204,188）的verilog代码 通过quartus9.0综合仿真

  3. 所属分类：嵌入式

    • 发布日期：2010-11-14
    • 文件大小：1048576
    • 提供者：sleepy0911

  1. RS译码算法

  2. RS译码算法中的BM迭代算法，算法的FPGA实现方式的讲解

  3. 所属分类：专业指导

    • 发布日期：2013-12-24
    • 文件大小：161792
    • 提供者：u013261387

  1. RS译码算法CCSDS协议

  2. CCSDS 协议CCSDS 协议CCSDS 协议CCSDS 协议CCSDS 协议CCSDS 协议

  3. 所属分类：其它

    • 发布日期：2017-11-03
    • 文件大小：739328
    • 提供者：mabaxiaoling

  1. LDPC和RS的联合迭代译码

  2. 一篇很不错的关于LDPC和RS联合迭代译码的文章

  3. 所属分类：专业指导

    • 发布日期：2009-02-18
    • 文件大小：184320
    • 提供者：windances

  1. RS译码在DSP中的实现

  2. RS译码在DSP中的实现，C64XDSP应用，RS译码算法，C64指令集

  3. 所属分类：嵌入式

    • 发布日期：2018-12-20
    • 文件大小：158720
    • 提供者：weixin_44185385

  1. DSP中的并行流水结构的RS255/RS233译码器设计方案

  2. RS码是多进制BCH码，是一种兼有纠正随机错误和突发错误能力的性能优越的循环码，它已被多个国内外标准所采用，极大的改善了通信系统的性能。目前，由于系统传输速度的要求，提高RS译码速度变得非常重要，采用得比较多的设计方法是并行处理和流水线设计。影响译码速度最关键的模块是求解关键方程模块。 　　近年来，关于RS（255，223）码译码器实现的算法得到了广泛的关注，但这些算法的实现速度都不太快，并且占用硬件资源也较多；而一些占用硬件资源较少的算法速度却很慢。这里给出基于ME算法的8倍并行设计方案，该方

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：281600
    • 提供者：weixin_38689027

  1. 基于G3-PLC的RS译码器的设计与实现

  2. 针对G3-PLC物理层信道编码的要求，设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题，设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算，并且可以简化BerlekampMassey (BM)迭代过程中的求逆运算，使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明，该译码器资源占用率低，能够在100 MHz系统时钟下进行有效译码。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：262144
    • 提供者：weixin_38601499

  1. 基于FPGA的高速RS译码器设计

  2. 提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：409600
    • 提供者：weixin_38730389
« 12 3 4 5 6 7 8 9 10 »