注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 带自校准的14位逐次逼近模数转换器设计

  2. 本文首先介绍了课题的背景及研究目的与意义及近年来 ADC 的发展趋势， 并阐述了当前国内外的研究状况，且基于其进行了对比分析。采用 SMIC0.18  m 工艺对 ADC 进行了设计，即 14bit SAR ADC 的结构，包括数字部分和模拟电路 部分。其中模拟电路部分由采样缓冲放大器、比较器、数模转换器电容阵列 （ RDAC + CDAC + Cali-DAC ）、偏置电路等几部分组成。并分别介绍了各部分 的功能、关键技术以及仿真结果。分析了精度限制的电容失配原因，介绍了混 合 DAC 中

  3. 所属分类：其它

    • 发布日期：2015-09-10
    • 文件大小：6291456
    • 提供者：ewalker2012

  1. BITEK BIT1630M CPT 7" + SARADC 完整源代碼

  2. BITEK BIT1630M scaler 完整源代碼. 支持 CPT 7". 用 Keil C51 實現 SARADC 調整功能

  3. 所属分类：C

    • 发布日期：2015-09-13
    • 文件大小：580608
    • 提供者：boltnut

  1. SARADC中一种比较器失调和噪声容忍的模型

  2. SAR ADC 中比较器的失调和噪声的一种模型分析

  3. 所属分类：其它

    • 发布日期：2016-11-04
    • 文件大小：317440
    • 提供者：icforyou

  1. 适用于SARADC的CMOS比较器的设计

  2. 用于SAR ADC的一种CMOS比较器设计

  3. 所属分类：其它

    • 发布日期：2016-11-04
    • 文件大小：940032
    • 提供者：icforyou

  1. SARADC驱动运算放大器的选择.pdf

  2. SARADC驱动运算放大器的选择运算放大器的轨至轨运行是指其输入级 或输出级，或者是指其输入级与输出级。作 为驱动 SAR ADC 输入端的一个缓冲器，我 们更关注运算放大器轨至轨的输出能力。一 般说来，该输出能力表明了输出级能够接近 电源轨的程度。

  3. 所属分类：专业指导

    • 发布日期：2008-11-25
    • 文件大小：103424
    • 提供者：sea_silver

  1. 基于SARADC的比较器的研究与设计

  2. 运算放大器的轨至轨运行是指其输入级 或输出级，或者是指其输入级与输出级。作 为驱动 SAR ADC 输入端的一个缓冲器，我 们更关注运算放大器轨至轨的输出能力。一 般说来，该输出能力表明了输出级能够接近 电源轨的程度。

  3. 所属分类：专业指导

    • 发布日期：2008-11-25
    • 文件大小：310272
    • 提供者：sea_silver

  1. BITEK BIT1618C SARADC 中斷功能測試範例源代碼

  2. BITEK BIT1618C SARADC 中斷測試範例源代碼. 支持 InnoLux AT070TN94 7" (800 (H) x RGB x 480 (V)) 展示 SARADC 中斷機制.

  3. 所属分类：C

    • 发布日期：2017-04-27
    • 文件大小：82944
    • 提供者：boltnut

  1. HC32L110数据手册

  2. HC32L110数据手册，华大半导体HC32L110 系列是一款旨在延长便携式测量系统的电池使用寿命的超低功耗、 Low Pin Count、宽电压 工作范围的 MCU。集成 12 位 1M sps 高精度 SARADC 以及集成了比较器、多路 UART、 SPI、 I2C 等丰富的通讯外设，具有高整合度、高抗干扰、高可靠性和超低功耗的特点。本产品内核采用 CortexM0+ 内核，配合成熟的 Keil & IAR 调试开发软件，支持 C 语言及汇编语言，汇编指令。

  3. 所属分类：嵌入式

    • 发布日期：2018-11-21
    • 文件大小：1048576
    • 提供者：weixin_43745117

  1. 华芯微特SWM181数据手册V1.18 (1).pdf

  2. M0核心/3.3V/叠封FLASH 产品参数见选型表 优势 存储资源较丰富，128KB FLASH/16KB RAM 接口资源丰富，UART*4/I2C*2/SPI*2/CAN*1 模拟资源丰富，具备16bit SDADC，12bit SARADC 具备SLCD驱动，支持4COM*28SEG

  3. 所属分类：硬件开发

    • 发布日期：2020-03-25
    • 文件大小：6291456
    • 提供者：SYNWIT_32MCU

  1. 华芯微特SWM190数据手册V1.18 (2).pdf

  2. 最高60MHz主频，执行速度比SWM181快一倍 存储资源较丰富，120&248KB FLASH/16KB RAM 接口资源丰富，UART*4/I2C*2/SPI*2 模拟资源丰富，具备2个12bit SARADC，4个运放 支持CORDIC/DIV等计算加速模块 主要为电机应用准备

  3. 所属分类：硬件开发

    • 发布日期：2020-03-25
    • 文件大小：9437184
    • 提供者：SYNWIT_32MCU

  1. HC32F003、HC32F005系列数据手册.pdf

  2. 信立诚科技主推低成本高性价比HC32F003可替代STM8S003F4，替代N76E003，HC32F003比STM8S003F4单片机多集成了蜂鸣器、电压比较器和低电压检测，功耗比ST更低，PWM资源比ST更丰富。12 位 1Msps 采样的高速高精度 SARADC，内置运放，可比ST单片机能测量到外部更微弱信号。HC32F003防静电可达8KV，比ST的防静电能力更强。

  3. 所属分类：嵌入式

    • 发布日期：2019-09-01
    • 文件大小：2097152
    • 提供者：weixin_44588119

  1. GPCV1248行车记录仪主芯片_介绍！无寄存器操作介绍！！

  2. 这个文档是GPCV1248A主芯片的介绍文档，对硬件工程师或许很有用，但是对于我一个嵌入式软件工程师作用并不大，因为里面没有寄存器地址操作介绍，也没有地址说明. 而且我在网上找到它的资料微乎其微，但里面的大概功能和GPIO引脚说明还是有的，有一定的参考价值，至少进一步了解这款主芯片.Preliminary Generalplus GPCV1248A VEHICLE CAMERA RECORDER SOC SOLUTION GENERAL DEscr iptION standard suppor

  3. 所属分类：编解码

    • 发布日期：2019-03-04
    • 文件大小：759808
    • 提供者：weixin_41586634

  1. HC32L11 0 系列 数据手册.pdf

  2. HC32L110 系列是一款旨在延长便携式测量系统的电池使用寿命的超低功耗、Low Pin Count、宽电压 工作范围的 MCU。集成 12 位 1Msps 高精度 SARADC 以及集成了比较器、多路 UART、SPI、I2C 等 丰富的通讯外设，具有高整合度、高抗干扰、高可靠性和超低功耗的特点。本产品内核采用 Cortex-M0+ 内核，配合成熟的 Keil & IAR 调试开发软件，支持 C 语言及汇编语言，汇编指令。

  3. 所属分类：C

    • 发布日期：2020-05-23
    • 文件大小：2097152
    • 提供者：weibazi

  1. 降低 SAR ADC 驱动器的放大器 功 耗

  2. 由于 SAR ADC 的功耗随着每一代新器件的推出而不断降低，放大器成了功耗敏感型应用的制约因素。那么我们如何才能进一步降低功耗？在寻找可能的解决方案之前，让我们先考虑一下 ADC 功耗降低的原因。

  3. 所属分类：其它

    • 发布日期：2020-07-15
    • 文件大小：239616
    • 提供者：weixin_38592548

  1. 基于 SAR ADC 工业控制系统的系统的详细分析与优势

  2. 当今工业控制系统的设计目标在要求系统更快、更准确和更小的同时，还希望实现更低的功耗及更高的可靠性。此类系统的设计人员必须选择合适的组件以确保上述目标的实现。在工业控制系统中，核心组件之一就是模数转换器 (ADC)。

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：228352
    • 提供者：weixin_38629801

  1. 基础电子中的欠采样：基于SARADC的应用和技术

  2. 以低吞吐量运行SAR ADC可以实现多种优势。通过增加转换操作之间的时间，可以放宽系统滤波器要求，增加获取输入信号及从ADC抽取数据的时间。由于ADC的采集周期是转换周期中读取数据最常用的区域，因此，延长采集周期将放宽数字主机的要求。可以采用主机输出-从机输入(MOSI)时钟速率较慢的低端处理器。例如，AD7980 16位SAR ADC的额定采样速率最高为1 MSPS。　　ADC的繁忙周期的最大额定值为710 ns，读取数据的时间只剩下290 ns。要输出16位数据要求时钟周期不超过18 ns（

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：304128
    • 提供者：weixin_38644168

  1. 一种18位SARADC的设计实现

  2. 本文对逐次逼近型模数转换器（SARADC）的结构进行了介绍，并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法，并运用比较器自动失调校准技术，实现了高性能SARADC的设计。仿真结果表明该设计在120ksps的采样率下精度可达18位。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：249856
    • 提供者：weixin_38696339

  1. 怎样获得高性能SAR ADC所有代码?

  2. 凌力尔特（Linear）公司推出的》101dBSNR的18位SARADC新系列一定令您振奋吧？为了实现令人惊异的动态范围，您需要确保最大的信号利用了该ADC的整个满标度范围。换句话说，您需要运用所有代码。怎样才能做到这一点呢？

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：191488
    • 提供者：weixin_38676851

  1. 降低 SAR ADC 驱动器的放大器功耗

  2. 作者:XavierRamus由于SARADC的功耗随着每一代新器件的推出而不断降低，放大器成了功耗敏感型应用的制约因素。那么我们如何才能进一步降低功耗？在寻找可能的解决方案之前，

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：231424
    • 提供者：weixin_38649657

  1. 欠采样：基于SARADC的应用和技术

  2. 以低吞吐量运行SAR ADC可以实现多种优势。通过增加转换操作之间的时间，可以放宽系统滤波器要求，增加获取输入信号及从ADC抽取数据的时间。由于ADC的采集周期是转换周期中读取数据常用的区域，因此，延长采集周期将放宽数字主机的要求。可以采用主机输出-从机输入(MOSI)时钟速率较慢的低端处理器。例如，AD7980 16位SAR ADC的额定采样速率为1 MSPS。　　ADC的繁忙周期的额定值为710 ns，读取数据的时间只剩下290 ns。要输出16位数据要求时钟周期不超过18 ns（或者不低于

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：429056
    • 提供者：weixin_38545117
« 12 3 4 5 »