注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SAS4.0 PRODUCT SPEC

  2. SAS4.0 24GBPS CABLE PRODUCT SPEC. INCLUDING SLIMLINE SAS, OCULINK

  3. 所属分类：EMC

    • 发布日期：2015-06-16
    • 文件大小：4194304
    • 提供者：engineer2005

  1. SAS4.0连接器资料

  2. sas4.0规格书，Serial-Attached SCSI(sas)4.0 Connectors,Storage Server IO

  3. 所属分类：硬件开发

    • 发布日期：2019-01-15
    • 文件大小：412672
    • 提供者：qq_44220404

  1. sas4r10b.pdf

  2. SAS4 V1.0 SPEC ，Pls refer to the attached file. TKS~

  3. 所属分类：硬件开发

    • 发布日期：2019-08-15
    • 文件大小：5242880
    • 提供者：sanshuai_1

  1. ABB i-bus EIB智能楼宇环境控制系统和智能家居.pdf

  2. ABB i-bus EIB智能楼宇环境控制系统和智能家居pdf,ABB i-bus EIB智能楼宇环境控制系统和智能家居控制系统ABB I-bUsE:系统简介 EB的概念 ABBi- bUsES系统的主要控制功能: 灯光控制 电动窗帘控制 温度控制(例如风机盘管/地加热/暖气片) AV控制(例如投影仪/电视机/DvD 家居安防探头控制 ←阿帐 系统信号监视 中央控制 ABB i-busEB系统的主要应用领域 智能楼宇环境控制系统 智能家居系统 11BB的概念 电气安装总线EB概念起源于欧洲,现已

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：6291456
    • 提供者：weixin_38744270

  1. 巧用Bertscope进行芯片/系统的接收端容限测试和调试分析

  2. 在用户进行系统或者芯片测试的时候，一般主要验证几个方面的性能和可靠性，包括系统发送端的信号质量，链路的损耗/串扰，接收端的容限。如下图1，一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗，接收端会采用DFE/FFE等方法来进行均衡，一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错，当然接收端还需要CDR来从串行信号里面进行时钟恢复得到同步时钟来对信号进行采样。 　　图1：高速串行链路的基本架构 　 　　对于系统/芯片

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：865280
    • 提供者：weixin_38721652