注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种基于语音识别SoC 调试的JTAG 接口设计

  2. 摘　要: 在JTA G ( jo int test act ion group )工业标准的基础上, 采用了一种基于语音识别SoC (System on Ch ip)调试的JTA G 接口设计. 该设计以求用最少的硬件开销, 最简单灵活的方式, 支持寄存器查看和设置、 IP 核程序流跟踪、代码覆盖率检查、代码分析、 IP 核扫描测试等功能. 该设计已经应用于以OpenR ISC 为核心 的语音识别SoC 设计平台上.

  3. 所属分类：专业指导

    • 发布日期：2009-05-25
    • 文件大小：144384
    • 提供者：feisixiao

  1. 基于systemC和UML的语音备忘器设计_有程序代码

  2. SOC课程设计_基于systemC和UML的语音备忘器设计_有程序代码_邱郁惠

  3. 所属分类：嵌入式

    • 发布日期：2012-03-11
    • 文件大小：2097152
    • 提供者：sophia_bh

  1. SOC设计UML实务手册完整版

  2. 本书讲解UML在芯片设计上的应用，主要内容包括：SystemC程序的基本组成、用活动图呈现进程设计、用StarUML绘制活动图、用组合结构图呈现结构设计、用StarUML绘制组合结构图、用通信图呈现通信设计、用StarUML绘制通信图、用类图呈现模块设计、用StarUML绘制类图、用用例组织相关图文、用StarUML绘制用例图等。本书通过一个录音芯片的仿真实例，从最简单的芯片设计，到更复杂的芯片组装设计，从UML图：NSystemC代码，一应俱全，解说详尽。本书适合作为初学UML—System

  3. 所属分类：硬件开发

    • 发布日期：2013-10-30
    • 文件大小：18874368
    • 提供者：caogen1991

  1. FPGA SOC 代码

  2. FPGA SOC 代码

  3. 所属分类：嵌入式

    • 发布日期：2015-01-21
    • 文件大小：1018
    • 提供者：u013884607

  1. SOC设计UML手册

  2. 本书讲解UML在芯片设计上的应用，主要内容包括：SystemC程序的基本组成、用活动图呈现进程设计、用StarUML绘制活动图、用组合结构图呈现结构设计、用StarUML绘制组合结构图、用通信图呈现通信设计、用StarUML绘制通信图、用类图呈现模块设计、用StarUML绘制类图、用用例组织相关图文、用StarUML绘制用例图等。本书通过一个录音芯片的仿真实例，从最简单的芯片设计，到更复杂的芯片组装设计，从UML图：NSystemC代码，一应俱全，解说详尽。本书适合作为初学UML—System

  3. 所属分类：硬件开发

    • 发布日期：2015-05-22
    • 文件大小：27262976
    • 提供者：hnzziafyz

  1. Zedboard+Vivado2015.2中基于SOC的流水灯项目

  2. Zedboard中基于SOC的流水灯项目 郑郁正（百度） 本项目完全参巧官网教程。为了方便验证，此处提供了全部代码。项目中提供的官网入门方案：ug940-vivado-tutorial-embedded-design.pdf。 ZedBoard平台的出现，加速了SOC的发展，但是由于之前的计算机内存容量、运算速度极大限制了工作速度，很长一段时间内才难以上手。近来计算机的CPU上升到i7，内存达到8GB，Vivado的运算时间减少了很多。 Vivado的版本不断升级，网上（包含官网上）的案例在高

  3. 所属分类：硬件开发

    • 发布日期：2016-04-27
    • 文件大小：50331648
    • 提供者：zyzcuit

  1. SOCVerilog源文件

  2. 基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。该CPU可以实现28条基本指令。基于SMIC 0.25μm工艺库，使用Design Compile与NC Verilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。最后，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。

  3. 所属分类：专业指导

    • 发布日期：2017-12-05
    • 文件大小：64512
    • 提供者：qq_36484453

  1. t2-firmware, 2协处理器 Tessel SAMD21固件及相关SoC代码.zip

  2. t2-firmware, 2协处理器 Tessel SAMD21固件及相关SoC代码 Tessel 2固件 关于T2固件的SAM D21概述目录结构桥信号端口命令队列编译工具依赖项建筑更新插件关于T2固件 D21概述Tessel上的Atmel微控制器提供多种用途：

  3. 所属分类：其它

    • 发布日期：2019-09-18
    • 文件大小：146432
    • 提供者：weixin_38743968

  1. 7025单相SOC方案.rar

  2. 基于钜泉芯片ATT7025的单相计量表方案，内含全部原始代码，SOC整机调试代码，单相智能表监测有电流电压功率电能等全电量参数，具备通讯，显示，存储，按键等全功能参数。

  3. 所属分类：C

    • 发布日期：2020-02-27
    • 文件大小：120832
    • 提供者：gxx071188

  1. 虹晶MDK-3D软硬件及板级资料-只供网友学习参考使用(包含所有ARM11_FPGA样例代码) .rar

  2. 先介绍一下这个平台： 虹晶於日前正式發表包含高速ARM11核心(CPU)與Mali 3D繪圖核心(GPU)的「Leopard 6單晶片設計平台」(Leopard 6 SoC Design Platform)，此系統單晶片平台不但具備效能足與世界級大廠匹敵、高達1.20GHz的ARM1176JZF CPU核心，同時還有目前業界最高速的400MHz 3D Mali繪圖核心，DDR2記憶體以及資料串流的匯流排AXI Bus Matrix也分別有高達400MHz高速表現，且提供完整的無線與連接功能，包含

  3. 所属分类：专业指导

    • 发布日期：2019-09-01
    • 文件大小：206569472
    • 提供者：drjiachen

  1. SOC平台 verilog 代码风格规范V0.4.doc

  2. 目 录 前 言 2 1 总则 3 2 职责 3 3 目的 3 4 内容 4 4.1 基本原则 4 4.1.1 RTL级代码风格 4 4.1.2 组合时序电路分开原则 4 4.1.3 复位 5 4.2 命名规则 5 4.2.1 基本命名标准 5 4.2.2 命名准则 6 4.3 VERILOG HDL源代码文件结构 10 4.3.1 VERILOG HDL 代码文件文件头 10 4.3.2 VERILOG HDL 代码文件宏定义 13 4.3.3 VERILOG HDL 代码文件模块名及

  3. 所属分类：硬件开发

    • 发布日期：2019-08-24
    • 文件大小：415744
    • 提供者：drjiachen

  1. 基于proteus多周期cpu代码，包含实验报告、答辩ppt、源代码

  2. 该资源包含多周期cpu实现代码、答辩ppt、实验报告。在proteusII 14.0 中成功运行，其他仿真工具应该也可以运行，开发板是DE1-SOC，代码包含CPU各个部件，顶层文件。代码是《计算机原理与设计：Verilog HDL版》书上的，自己加了可以在开发板上用7段数码管显示周期状态的代码。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-12
    • 文件大小：34603008
    • 提供者：qq_35697978

  1. 基于三阶RC的卡尔曼滤波SOC估算模型.zip

  2. 卡尔曼滤波估计电池SOC 电池采用三阶模型，最小二乘法辨识模型参数 包括simulink仿真和MATLAB程序代码 能够正常运行

  3. 所属分类：专业指导

    • 发布日期：2020-05-29
    • 文件大小：69632
    • 提供者：changli_

  1. 扩展卡尔曼滤波估算电池SOC.rar

  2. 扩展卡尔曼滤波估计电池SOC，电池采用二阶RC等效电路模型，内容包括MATLAB程序代码和SIMULINK仿真 含有电流电压等实验数据，包括电压和SOC的关系曲线。程序能完整的运行。

  3. 所属分类：专业指导

    • 发布日期：2020-05-28
    • 文件大小：1048576
    • 提供者：changli_

  1. AHB总线下的slave ram的verilog代码.pdf

  2. AHB到APB总线转换的桥verilog代码 AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。

  3. 所属分类：嵌入式

    • 发布日期：2020-07-27
    • 文件大小：35840
    • 提供者：weixin_40674552

  1. 基于ARM嵌入式平台的X86译码SOC架构设计

  2. 　二进制翻译也是一种编译技术,它与传统编译器的差别在于其编译处理对象不同。传统编译器处理的是某一种高级语言,经过编译处理生成某种机器的目标代码。 　　二进制翻译是一种直接翻译可执行二进制程序的技术,能够把一种处理器上的二进制程序翻译到另外一种处理器上执行。它使得不同处理器之间的二进制程序可以很容易的相互移植,扩大了硬件／软件的适用范围,有助于打破处理器和支持软件之间的相互扼制的局面。

  3. 所属分类：其它

    • 发布日期：2020-08-25
    • 文件大小：236544
    • 提供者：weixin_38685694

  1. 嵌入式系统/ARM技术中的对基于SoC系统设计的探查

  2. 调试复杂电子系统从来都不是一项简单的工作，但至少是可以实现的。您要找到问题所在。采用您最相信的"示波器",通过模拟电路到数字转换，您可以追溯到问题的源头。然后，编写测试小程序，检查驱动和外设，增加一些逻辑探针，再回到外设控制器和CPU总线上，最终解决问题。当然，这需要利用别人的一些代码。 　　而芯片系统（SoC）集成从根本上改变了这一切。今天，微处理器、总线、外设控制器以及大部分存储器和模拟电路都被包封在一个封装中。它可以是ASSP、高级微控制器、FPGA,或者您自己设计的ASIC.不论SoC

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：157696
    • 提供者：weixin_38502239

  1. 通信与网络中的下一代QorIQ LS系列SoC系统架构Layerscape

  2. 18世纪的发明家查尔斯·巴贝奇（Charles Babbage）是开路先锋。尽管他发明的“差分机”重达五吨，拥有20,000多个运动零件，这台机器仍然是卓越非凡的发明物，因为它是可以重复编程的。对于所有硬件而言，它便是从中脱颖而出的神奇软件。 　　在现代，全球工程设计团队的调查显示，他们编写软件的时间要比创造硬件的时间更多。工程设计公司雇佣的程序员也比工程师数量更多，而且开发人员在选择MPU芯片之前，绝大多数都会首先选择运行芯片的软件环境。他们营销部门的同事深知，软件可以提供令产品卓然不群最为

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：166912
    • 提供者：weixin_38677044

  1. EDA/PLD中的基于FPGA的SOC设计与实现

  2. 为减少在印制电路板（PCB）设计中的面积开销，介绍一种Flash结构的现 场可编程门阵列（FPGA）器件，进而介绍采用该器件搭建基于先进精简指令集机器（ARM）的片上系统（SOC）电路的设计方法，该方法按照高级微控制器总线架构（AMBA），设计ARM7处理器微系统及其外设电路，通过用搭建的系统对片外存储器进行擦写，以及通过编写软硬件代码定制符合ARM7外围低速总线协议的用户逻辑外设，验证了系统的准确性，该系统可用于验证SOC设计系统。 　　近年来，SOC技术得到了快速的发展，逐渐 成为微电子行

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：264192
    • 提供者：weixin_38555229

  1. C8051F12X存储大量常量代码的编译技巧

  2. Silicon Lahoratories公司的C8051F12X是与8051兼容，采用高速流水线工作方式，70％指令的执行时间为1个或2个系统时钟周期的高速集成混合信号SoC微控制器。片内调试电路提供全速、非侵入式的在片／在系统调试，支持断点、单步、观察点、堆栈监视器，可以观察／修改存储器和寄存器；使用内部集成PLL，时速度可达100MIPS或50MIPS；对于需要大量常量代码而又不想外扩ROM的系统设计，128KB的Flash是个很好的选择。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：540672
    • 提供者：weixin_38530211
« 12 3 4 5 6 7 8 9 10 ... 13 »