注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DVI encode and decode source code for FPGA

  2. DVI 1.0 encode and decode source code, write with verilog, with simulation project, synplify project and all soure code. They're have been running on xilinx spartan3A FPGA. Can be used in real project directly. Use 3 DCM and about 2000 slices. Also

  3. 所属分类：硬件开发

    • 发布日期：2009-06-29
    • 文件大小：155648
    • 提供者：jihengzhang

  1. XC3SD3400A

  2. XILINX SPARTAN3A 数据手册

  3. 所属分类：专业指导

    • 发布日期：2009-10-08
    • 文件大小：2097152
    • 提供者：kingtone

  1. fpga下的电子时钟的实现

  2. 基于xilinx的spartan3a平台的电子时钟实现

  3. 所属分类：硬件开发

    • 发布日期：2010-03-13
    • 文件大小：589824
    • 提供者：ding6078051

  1. avnet spartan 3a dsp davinci 开发板原理图

  2. Avnet公司的开发板，包括一个Spartan3A FPGA端，一个DM6437DSP，FPGA+DSP混合构架，用于音视频处理，功能非常强大

  3. 所属分类：硬件开发

    • 发布日期：2010-04-09
    • 文件大小：824320
    • 提供者：cliang82

  1. 基于FPGA的DDC设计

  2. 本人参与的手持式频谱分析仪项目采用的是中频数字化实现方式，可满足轻 巧，可重配置和低功耗的需求。数字化中频的关键部件数字下变频器DDC采用的 是Intersil公司的ISL5216，这个器件和高性能FPGA共同组成手持频谱仪的数字 信号处理前端。这个数字前端就手持频谱分析仪来说存在一定的局限性，ISL5216 的信号处理带宽单通道为1 MHz，4个通道级联为3删z，未能满足谱仪分析带宽 日益增加的需求；系统集成度不高，ISL5216的功能要是集成到FPGA，可进一步 提高系统集成度，降低物料成

  3. 所属分类：bada

    • 发布日期：2011-08-23
    • 文件大小：4194304
    • 提供者：glelglel

  1. XILINX SPARTAN3A DDR2接口设计应用文档

  2. XILINX SPARTAN3A DDR2接口设计应用文档，有连接，电源，时钟的设计参考

  3. 所属分类：硬件开发

    • 发布日期：2012-08-11
    • 文件大小：1048576
    • 提供者：zyh_8111

  1. FPGA实现的SDRAM控制

  2. 用Verilog实现的SDRAM控制器。在Xilinx Spartan3A上测试通过。

  3. 所属分类：硬件开发

    • 发布日期：2013-11-18
    • 文件大小：15360
    • 提供者：u012872774

  1. EMIF接口参考例程DSP为6713FPGA为spartan3a

  2. 代码是利用EMIF接口实现DSP和FPGA连接的代码，FPGA里构造FIFO，DSP往里面写

  3. 所属分类：硬件开发

    • 发布日期：2014-01-02
    • 文件大小：2097152
    • 提供者：wmcwmc90

  1. spartan3a 原理图

  2. 哈哈，好东西，好好研读一下 spartan3a , 原理图 s3astarter_schematic.pdf 3.44 MB,

  3. 所属分类：专业指导

    • 发布日期：2019-09-10
    • 文件大小：3145728
    • 提供者：drjiachen

  1. 赛灵思FPGA SPARTAN3A 的DDR2接口设计

  2. 基于FPGA的SDRAM控制器，以高可靠性、强可移植性、易于集成的特点，逐渐取代以往的专用控制器而成为主流解决方案。本文采用Xilinx公司的Spartan-3A系列FPGA和Hynix公司的DDR2 SDRAM器件HY5PS121621实现DDR2控制器的设计。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：253952
    • 提供者：weixin_38716423

  1. EDA/PLD中的Soartan-3A／3AN／3A DSP FPGA应用中的高级安全机制

  2. 本节探讨Spartan3A／3ANi3ADSP应用中如下更高级的安全机制技术。 　　(1) 主动防御(JTAG边界扫描)。 　　(2) 比特流验证(循环冗余校验CRC)。 　　(3) 高级数据操作。 　　1．主动防御 　　一个普遍的问题是任何带有JTAG接口的器件都易受反向工程的攻击，通过采用边界扫描链，JTAG也可以用于对系统、器件、P或标准产品进行反向工程，这需要攻击者拥有充足的资金、渊博的知识和熟练的技术，以及相应的设各与时间。一些公司或竞争对手都在试图了解一个产品如何工作，并且

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：198656
    • 提供者：weixin_38574410

  1. Soartan-3A／3AN／3A DSP FPGA应用中的安全机制

  2. 本节探讨Spartan3A／3ANi3ADSP应用中如下更的安全机制技术。 　　(1) 主动防御(JTAG边界扫描)。 　　(2) 比特流验证(循环冗余校验CRC)。 　　(3) 数据操作。 　　1．主动防御 　　一个普遍的问题是任何带有JTAG接口的器件都易受反向工程的攻击，通过采用边界扫描链，JTAG也可以用于对系统、器件、P或标准产品进行反向工程，这需要攻击者拥有充足的资金、渊博的知识和熟练的技术，以及相应的设各与时间。一些公司或竞争对手都在试图了解一个产品如何工作，并且将很有可

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：237568
    • 提供者：weixin_38610573