spdif，aes3接口 This module is an example of a clock divider to generate the three clock enables required by the AES3 Tx module. When provided with a 24.576 MHz clock input, this module can produce clock enables for sample rates based around 48 kHz, up
S/PDIF，全名为Sony/Philips Digital Interconnect Format，是Sony和Philips这两大巨头在80年代为一般家用器材所定制出来的一种数字讯号传输接口，基本上是以AES/EBU(也称为AES3)专业用数字接口为参考然后做了一些小变动而成的家用版本，可以使用成本比较低的硬件来实现数字讯号传输。为了定制一个统一的接口规格，在现今以IEC 60958标准规范来囊括取代AES/EBU与S/PDIF规范
