注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于ARM SoC的FPGA原型验证

  2. ARM是目前SoC设计中应用最为广泛的高性价比的R ISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本。

  3. 所属分类：旅游

  1. 用于FPGA硬件加速和设计分割的HES-DVM培训教程

  2. 针对大规模的ASIC/SoC设计，当RTL设计在仿真需要大量的仿真时间时，最好进行FPGA的硬件仿真加速；而且，在原型验证阶段，当一片FPGA无法承载整个设计的综合后网表时，需要进行设计分割。本文为FPGA硬件加速和设计分割管理工具HES-DVM的中文培训教程，由Aldec中国的技术FAE翻译、整理和发布的官方培训材料。

  3. 所属分类：硬件开发

    • 发布日期：2019-04-02
    • 文件大小：2097152
    • 提供者：qsh123_123

  1. 基于FPGA的SoC原型验证的设计与实现

  2. 本文主要论述了FPGA基原型验证的实现方法，并且针对ARM1136为内核的SoC，如何快速而有效地搭建一个原型验证平台做了详细的论述，最后还以UART为例来说明一种简单、可重用性好、灵活性强的测试程序架构。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：344064
    • 提供者：weixin_38606897

  1. EDA/PLD中的S2C提供满足使用大容量或高性能DDR3内存的QuadE V7

  2. 导读：近日，SoC/ASIC快速原型解决方案领先的供应商S2C宣布提供满足使用大容量或高性能DDR3内存的QuadE V7.全新的QuadE V7能够扩充远程管理功能，帮助设计人员向着实现“云端”原型验证再迈进一步。 　　据了解，S2C的QuadE V7是采用四个Xilinx Virtex-7 2000T FPGA的Quad V7产品的增强版本，S2C的第五代产品。它拥有四个DDR3 SODIMM插槽，每个插槽均可支持8GB DDR3内存，测试速度达到1600Mbps（单Rank）和1200M

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：47104
    • 提供者：weixin_38611812

  1. 基于混合原型平台的UART IP核设计与验证

  2. 传统的软硬件设计方法已无法满足SoC快速验证的应用需求。针对此现状，阐述了虚拟平台与硬件平台相结合的混合原型验证技术，主要介绍了UART IP混合验证方案，分析了UART IP核协议、功能模块设计以及FPGA平台搭建，最后通过构建虚拟平台和编写测试脚本，对IP核进行混合原型验证。验证结果表明，该IP核复用性好，完全可以应用于SoC设计中。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：499712
    • 提供者：weixin_38638799

  1. 基于FPGA的可层叠组合式SoC原型系统设计

  2. 为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题，设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计，通过互补连接器和JTAG控制电路，支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：360448
    • 提供者：weixin_38607554

  1. EDA/PLD中的擘划新一代SoC验证平台

  2. 预制与定制FPGA式原型板加入协同仿真(co-emulation and co-simulation)功能，能够提供高速、高能见度平台，实现SoC的快速、早期验证。 　　系统芯片(SoC)设计的规模与复杂度不断地攀升。同时，产品在市场上的存活时间不断地紧缩，当今的电子市场也对于上市所需的前置时间非常敏感。这些全都加深了SoC设计与验证团队的压力。事实上，现在广为接受的说法就是，验证占了整体SoC开发时间的70%。所以，能够降低验证成本、加速验证执行以及在开发初期尽早进行验证的作法，都是众人注目

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：477184
    • 提供者：weixin_38653878

  1. EDA/PLD中的如何提高基于FPGA的原型的可视性

  2. 采用基于现场可编程门阵列(FPGA)的原型的验证团队面临的最大挑战之一在于当原型系统未能发挥期望的性能时了解原型系统的内部行为。分析和调试这些设计的一个关键因素是难以观察内部信号。 　　目前的顶级FPGA在容量和性能方面均提供巨大的能力。例如，Xilinx Virtex-5家族成员包含成千上万可以配置成逻辑、RAM或移位寄存器的逻辑单元。此外，这种可编程逻辑可与硬IP块搭配使用，如工作频率全部高达550MHz的兆位RAM以及数百个25×18乘法器/DSP功能。 　　这些可能还包含多个硬和/或

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：146432
    • 提供者：weixin_38625464

  1. 威讯紫晶科技推出第二代VinnoTech SOC芯片开发验证平台..

  2. 威讯紫晶科技有限公司最近推出第二代VinnoTech SOC芯片开发验证平台。VinnoTech SOC芯片开发验证平台拥有200～1000万门以上FPGA/ARM/DSP开发系统和500通道以上的实时在线测试环境，不但具有强大的计算能力，而且有丰富的I/O接口和测试接口；并且在结构上做了合理有效的优化设计和数据路径设计，使得VinnoTech SOC芯片开发验证平台为无线收发机芯片和其它芯片系统开发中的概念设计、系统规划、算法开发和原型验证提供了强大的工具。       该套平台的整体特点

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：69632
    • 提供者：weixin_38680475

  1. 嵌入式系统/ARM技术中的内嵌ARM9E内核系统级芯片的原型验证方法

  2. 【摘要】随着大容量高速度的FPGA的出现，在流片前建立一个高性价比的原型验证系统已经成为缩短系统级芯片（SoC）验证时间，提高首次流片成功率的重要方法。本文着重讨论了用FPGA建立原型进行验证的流程、优缺点以及常用方法，并结合对一款内嵌ARM9E SoC 所进行的原型验证，说明这一方法在SoC验证中的应用。　　【关键词】：SoC，验证,ARM9，FPGA,快速原型,软/硬件协同验证 1   引言　　目前系统级芯片（SoC）规模飞速增长，嵌入式软件也日趋复杂，但是仿真软件的发展却相对滞后，设计团

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：105472
    • 提供者：weixin_38707061

  1. 基于FPGA的软件验证推动ASIC与SoC原型设计技术的发展

  2. ASIC与SoC器件的成本不断上升，迫使半导体厂商不断扩大每种器件的市场应用范围，以提高投资回报率。软件使用的趋势还在不断加强，这作为一种有效的机制，扩大了单个器件的市场使用范围，因为软件内容能带来更多特性，而不同软件则能满足特定市场专用产品的特色化需求。正由于上述趋势的发展使然，ASIC或SoC的软件代码都达到上百万行之多。此外，多内核的使用越来越多，这也推动了上述器件中所用软件的发展，进一步提高了其复杂性。那么，扩大软件使用这一趋势对总设计过程有何影响呢？ 软件的复杂性越来越高，这要求软

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：82944
    • 提供者：weixin_38517728

  1. 基于FPGA的NoC多核处理器的设计

  2. 摘要：为了能够灵活地验证和实现自主设计的基于NoC的多核处理器，缩短NoC多核处理器的设计周期，提出了设计集成4片Virtex-6—550T FPGA的NoC多核处理器原型芯片设计／验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求，在此基础上给出了集成4片FPGA的开发板详细设计方案，并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果，表明了该设计的可行性。0 引 言由于基于传统SoC (sys

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：615424
    • 提供者：weixin_38571544

  1. 如何提高基于FPGA的原型的可视性

  2. 采用基于现场可编程门阵列(FPGA)的原型的验证团队面临的挑战之一在于当原型系统未能发挥期望的性能时了解原型系统的内部行为。分析和调试这些设计的一个关键因素是难以观察内部信号。 　　目前的FPGA在容量和性能方面均提供巨大的能力。例如，Xilinx Virtex-5家族成员包含成千上万可以配置成逻辑、RAM或移位寄存器的逻辑单元。此外，这种可编程逻辑可与硬IP块搭配使用，如工作频率全部高达550MHz的兆位RAM以及数百个25×18乘法器/DSP功能。 　　这些可能还包含多个硬和/或软处理器

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：168960
    • 提供者：weixin_38690275

  1. 擘划新一代SoC验证平台

  2. 预制与定制FPGA式原型板加入协同仿真(co-emulation and co-simulation)功能，能够提供高速、高能见度平台，实现SoC的快速、早期验证。 　　系统芯片(SoC)设计的规模与复杂度不断地攀升。同时，产品在市场上的存活时间不断地紧缩，当今的电子市场也对于上市所需的前置时间非常敏感。这些全都加深了SoC设计与验证团队的压力。事实上，现在广为接受的说法就是，验证占了整体SoC开发时间的70%。所以，能够降低验证成本、加速验证执行以及在开发初期尽早进行验证的作法，都是众人注目

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：665600
    • 提供者：weixin_38616505

  1. S2C提供满足使用大容量或高性能DDR3内存的QuadE V7

  2. 导读：近日，SoC/ASIC快速原型解决方案的供应商S2C宣布提供满足使用大容量或高性能DDR3内存的QuadE V7.全新的QuadE V7能够扩充远程管理功能，帮助设计人员向着实现“云端”原型验证再迈进一步。 　　据了解，S2C的QuadE V7是采用四个Xilinx Virtex-7 2000T FPGA的Quad V7产品的增强版本，S2C的第五代产品。它拥有四个DDR3 SODIMM插槽，每个插槽均可支持8GB DDR3内存，测试速度达到1600Mbps（单Rank）和1200Mbp

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：46080
    • 提供者：weixin_38529436