有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

基于Spartan-3平台的Spartan-3-ADSP器件瞄准的是高性能/低格的应用，该器件的核心是称为“DSP48A”的DSP单元，其结构如图所示。 　　图 DSP48A单元的结构 　　从以上的结构可以发现，DSP48A与DSP48E及DSP48最大的不同之处在于增加了一个称为“预加器”的结构，同时去掉了舍入模块，17位移位器及3输入加法器／减法器。 　　DSP48A的结构要点如下。 　　(1)二输入预加器可更有效地实现对称型滤波器。 　　(2)18×18二进制补码乘法器，全精

Spartan-3的逻辑结构和布局如图所示。 　　图 Spartan-3的逻辑结构和布局 　　从图中可以直观地看出，Spartan-3主要由可配置逻辑块(Configurable Logic Blocks，CLB)、可编程输入／输出模块(InputiOutput Blocks，IOB)、数字时钟管理器(Digital Clock Manager，DOM)、块存储器(Block RAM)及乘法器模块(Multiplier)等基本模块构成。　　  来源:ks99

Spartan-3的逻辑结构和布局如图所示。 　　图 Spartan-3的逻辑结构和布局 　　从图中可以直观地看出，Spartan-3主要由可配置逻辑块(Configurable Logic Blocks，CLB)、可编程输入／输出模块(InputiOutput Blocks，IOB)、数字时钟管理器(Digital Clock Manager，DOM)、块存储器(Block RAM)及乘法器模块(Multiplier)等基本模块构成。　　  :