关于SpinalHDL SpinalHDL是： 描述数字硬件的语言 与EDA工具兼容，因为它可以生成VHDL / Verilog文件 在语法和功能上比VHDL，Verilog和SystemVerilog强大得多 与VHDL，Verilog和SystemVerilog相比，冗长得多 不是HLS，也不是基于事件驱动的范式 仅以一对一的方式生成您的要求（没有黑魔法，没有黑匣子） 在设计中不引入面积/性能开销（与手写的VHDL / Verilog设计相比） 基于RTL描述范例，但可以走得更远 允