基于对TD-LTE系统中数据存储及传输技术的研究及分析，提出了一种下行链路处理的系统实现方案，并在Virtex-5系列FPGA芯片中完成DDR2 SDRAM控制器的设计及优化。该技术方案应用于TD-LTE无线综合测试仪中，完成下行链路大容量高速数据的接收和发送，实现硬件资源共享，其处理速度和数据精度满足TD-LTE测试要求。