注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10485760
    • 提供者：ayi711

  1. 《趣味FPGA》.pdf

  2. 入门级FPGA学习材料，简单明了，易学易会！了解FPGA从这本书开始主界而 菜单栏 58 工具栏 编辑/调试区… 控制台 ⅹ语言-流水灯…… y语言-程序示例 着自着非非着着看音着自着着 28 mcu综合应用 非着着着·着着·着着 75 游戏简介 硬件框架… 76 自制手柄按键映射……… 软件框架 看自 78 VGA显示区域布局 六、按键底层逻辑( ver i log 七、按键上层程序(y语言) 八、vga底层逻辑( ver i log)… 82 九 ram底层逻辑( ver i log 85

  3. 所属分类：Hadoop

    • 发布日期：2019-07-15
    • 文件大小：3145728
    • 提供者：abcdef1986

  1. 基于FPGA的UART协议测试代码 Verilog代码

  2. 本文所述的串口指异步串行通信，异步串行是指 UART（Universal Asynchronous Receiver/Transmitter），通用异步接收/发送。UART 是一个并行输入成为串行输出的芯片，通常集 成在主板上。UART 包含 TTL 电平的串口和 RS232 电平的串口。 TTL 电平是 3.3V 的，而 RS232 是负 逻辑电平，它定义+5~+12V 为低电平，而-12~-5V 为高电平，MDS2710、MDS SD4、EL805 等是 RS232 接口，EL806 有 T

  3. 所属分类：硬件开发

    • 发布日期：2020-03-07
    • 文件大小：3145728
    • 提供者：liuxiaoxiao66

  1. Verilog 代码编写

  2. 数字IC培训课程体系 课程 内容 课时（每课时两节课） 第一阶段，语言及工具基础。 Verilog/VHDL 复习基本编程语言，熟练掌握基本模块的RTL设计流程。 2课时 ISE/vivado 工具的使用， coregenerator、DCM等功能使用，top文件编写，基本的综合、布局布线、约束、错误排查，bit文件生成/下载。 3课时 Modsim/VCS 仿真工具基本功能介绍，仿真程序编写，仿真时序分析 2课时 Synplify/DC 熟悉基本综合工具使用，讲解FPGA与ASIC的区别（cl

  3. 所属分类：硬件开发

    • 发布日期：2019-09-01
    • 文件大小：199680
    • 提供者：drjiachen

  1. 基于FPGA的uart接口电路设计verilog实现

  2. 通用串口是远程通信接口，在数字系统中使用很普遍，是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能，利用Quartus II 13.0在FPGA 芯片上综合描述，利用模块化设计方法设计 UART（通用异步收发器）的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示，本设计采用外部时钟50MHZ，波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-12
    • 文件大小：4194304
    • 提供者：qq_40223983

  1. UART，FPGA通用代码

  2. 基于上文串口通信传输的通用编码。代码实现，串口接收器，发送器设计，设计实现串口各种参数可自定义配置。

  3. 所属分类：电信

    • 发布日期：2020-09-24
    • 文件大小：2048
    • 提供者：weixin_41838250

  1. Simulink环境下的UART串口行为建模及其HDL代码自动生成

  2. 通用非同步收发传输器UART是一种通用串行数据总线，双向通信，可以实现全双工传输和接收，用于异步通信。在Simulink环境下，用STATEFLOW对其进行建模，可以将其原理直接转化成模型，摆脱了传统方式下直接手写代码的弊端，而且可以自动生成HDL代码，为FPGA的设计、开发开辟了新的途径。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：390144
    • 提供者：weixin_38550605

  1. EDA/PLD中的异步通信起始位正确检测的VHDL实现

  2. 摘要： 基于FPGA/CPLD的UART设计众多，本文分析了3倍频采样方法存在的不足，同时分析了16倍频采样对起始位检测的可靠性，并给出相关的VHDL硬件描述语言程序代码。   　　关健词： 异步数据;UART;FPGA/CPLD;VHDL 　　 概述 　　随着电子设计自动化(EDA)技术的发展，可编程逻辑器件FPGA/CPLD已经在许多方面得到了广泛应用，而UART(通用异步收发器) 是在数字通信和控制系统中广泛使用的串行数据传输协议。因此越来越多用户根据自己的需要，以EDA技术作为

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：79872
    • 提供者：weixin_38621638

  1. 异步通信起始位正确检测的VHDL实现

  2. 摘要： 基于FPGA/CPLD的UART设计众多，本文分析了3倍频采样方法存在的不足，同时分析了16倍频采样对起始位检测的可靠性，并给出相关的VHDL硬件描述语言程序代码。   　　关健词： 异步数据;UART;FPGA/CPLD;VHDL 　　 概述 　　随着电子设计自动化(EDA)技术的发展，可编程逻辑器件FPGA/CPLD已经在许多方面得到了广泛应用，而UART(通用异步收发器) 是在数字通信和控制系统中广泛使用的串行数据传输协议。因此越来越多用户根据自己的需要，以EDA技术作为

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：78848
    • 提供者：weixin_38526650