注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用VHDL语言设计数字秒表

  2. 这是一个用VHDL语言来设计的数字秒表，包含有设计过程以及程序源文件等。

  3. 所属分类：专业指导

    • 发布日期：2009-10-29
    • 文件大小：522240
    • 提供者：mylong528

  1. 数字钟的设计（含秒表）

  2. 本试验包括一般数字电路的硬件的设计方法，以及VHDL语言的软件设计、仿真；EDA技术常用的原理图等设计方法。

  3. 所属分类：嵌入式

    • 发布日期：2009-11-17
    • 文件大小：474112
    • 提供者：tzd529585047

  1. 数字秒表数字秒表的VHDL语言的程序设计

  2. 数字秒表的VHDL语言的程序设计 EDA 2008-06-15 22:14 阅读675 评论2 字号： 大 中 小 数字秒表的VHDL语言的程序设计 本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-14
    • 文件大小：55296
    • 提供者：ddnbbmz

  1. VHDL语言设计的秒表

  2. 使用Quartus II对本设计进行编译和仿真。首先创建工程,使用文本编辑器输入本设计的所有模块的源程序,把G-1DE.vhd设为顶层文件。把本设计中的所有设计文件添加进工程后,先对每个模块进行编译纠错,然后把各个模块连接在一起保存然后在全程编译,通过之后就可以进行仿真

  3. 所属分类：嵌入式

  1. 基于FPGA的数字秒表设计

  2. 本科生毕业论文(设计)开题报告书 题 目： 基于FPGA的数字秒表设计 学生姓名： *********** 学 号： ********** 专业班级： 自动化******班 指导老师： ************ 2010年 3 月 20 日 论文（设计）题目 ISP技术及其应用研究 课题目的、意义及相关研究动态： 课题设计的主要目的：运用所学的数字电子技术的基本知识和数字电子电路的设计方法，将数字电子技术的基础知识与EDA技术有机地联系起来，EDA电子仿真软件的仿真功能强大，具有完备的文件库，

  3. 所属分类：嵌入式

    • 发布日期：2010-06-16
    • 文件大小：747520
    • 提供者：sanpao2010

  1. 基于vhdl的秒表设计

  2. 分模块设计，基于vhdl的秒表设计，，基于quartus9.0版本设计的秒表，可启动暂停，适合于初学者，

  3. 所属分类：其它

    • 发布日期：2010-08-30
    • 文件大小：2097152
    • 提供者：liangyuliyu00

  1. 基于FPGA的数字秒表设计

  2. 基于FPGA的数字秒表设计，运用VHDL语言，程序代码，调试成功

  3. 所属分类：硬件开发

    • 发布日期：2010-12-30
    • 文件大小：1048576
    • 提供者：imie321

  1. 一种新型的FPGA数字秒表设计

  2. 基于VHDL语言的数字秒表设计 节省资源 时间更适合在实验室开发应用 欢迎大家来使用下载

  3. 所属分类：硬件开发

    • 发布日期：2011-03-03
    • 文件大小：143360
    • 提供者：ma36524555

  1. 基于FPGA的秒表文献综述

  2. 基于FPGA的秒表文献综述.借助FPGA实现数字秒表的设计，充分体现了现代数字电路设计新系统芯片化，芯片化设计的思想突破了传统电子系统的设计模式，使系统开发速度快、成本低、系统性能大幅度地提升。应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL为开发工具的数字秒表。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-22
    • 文件大小：64512
    • 提供者：later928

  1. 基于VHDL的秒表设计

  2. 基于VHDL的秒表课程设计 EDA课程设计

  3. 所属分类：专业指导

    • 发布日期：2011-09-26
    • 文件大小：378880
    • 提供者：lf273363725

  1. VHDL语言课程设计-秒表设计

  2. VHDL语言课程设计-秒表设计 一、实验目的： 秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，除此之外，整个秒表还需要一个启动信号和一个归零信号，以便能够随时启动及停止。 秒表有六个输出显示，分别为百分之一秒，十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之对应，6个个计数器全为BCD码输出，这样便于同时显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。 二、结构组成：

  3. 所属分类：其它

    • 发布日期：2011-09-27
    • 文件大小：221184
    • 提供者：xiameikaoshi

  1. VHDL数字秒表

  2. 基于VHDL的数字秒表设计,包含源代码，实验图，设计流图

  3. 所属分类：专业指导

    • 发布日期：2012-06-20
    • 文件大小：13631488
    • 提供者：daiyanlidelly

  1. 基于VHDL电子秒表系统的设计与实现

  2. 基于VHDL电子秒表系统的设计与实现，课程设计的文档

  3. 所属分类：硬件开发

    • 发布日期：2012-07-08
    • 文件大小：695296
    • 提供者：henren555

  1. vhdl基于秒表设计

  2. 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

  3. 所属分类：其它

    • 发布日期：2012-11-30
    • 文件大小：137216
    • 提供者：lllpig

  1. 基于vhdl语言秒表的设计

  2. 基于vhdl语言的秒表设计，对于初学eda的应该有些帮助！

  3. 所属分类：专业指导

    • 发布日期：2008-11-17
    • 文件大小：858
    • 提供者：minnan_ren

  1. vhdl设计的秒表程序

  2. vhdl设计的秒表程序 含有三个子模块 CNT10 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CNT10 is port(count:out std_logic_vector(3 downto 0); cout:out std_logic; cin,rst,clk:in std_logic); end CNT10; architecture behavioral of C

  3. 所属分类：其它

    • 发布日期：2008-11-28
    • 文件大小：1048576
    • 提供者：u013212601

  1. 一种基于FPGA的数字秒表设计方法

  2. 文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言， 运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证， 该数字秒表计时准确， 输入信号能准确控制秒表运行。系统所采用的自上而下的模块化设计方法， 对于其他复杂的系统设计也有很强的借鉴意义。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：83968
    • 提供者：weixin_38590520

  1. 嵌入式系统/ARM技术中的基于FPGA的数字秒表设计与仿真

  2. 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA.对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。 　　文中着

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173056
    • 提供者：weixin_38613681

  1. 基于FPGA的数字秒表设计与实现

  2. 在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：215040
    • 提供者：weixin_38608866

  1. StopWatch_SoC：基于FPGA的SoPC设计，用于计数和查看秒和百分之一秒-源码

  2. 秒表_SoC 20/10/2019 基于FPGA的SoPC的设计，用于计数和查看秒和百分之一秒。 SoPC的概念是基于FPGA的计算机和视觉化的第二部分及第二位的概念。 语言和工具：VHDL，嵌入式C，Quartus II，FPGA Altera DE1 Cyclone II 有关更多详细信息，请检查以下文件：SoC_stopwatch / stopwatch.html

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：10485760
    • 提供者：weixin_42116805
« 12 3 4 »