注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. EDA 设计报告（数字钟）

  2. 数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。 关键词：数字钟，计数器，数码管，FPGA,VHDL

  3. 所属分类：硬件开发

    • 发布日期：2010-01-17
    • 文件大小：291840
    • 提供者：dxfigo

  1. vhdl硬件描述语言

  2. 对于现代的复杂的电子系统的设计，vhdl硬件描述语言是设计师必须的基础知识。随着EDA技术的发展，vhdl这一个标准的描述语言不受工艺制约，层次化设计由上而下~~~

  3. 所属分类：专业指导

    • 发布日期：2010-03-27
    • 文件大小：8388608
    • 提供者：tbf19851113

  1. 步进电机控制器的FPGA实现

  2. 介绍基于FPGA 的步进电机控制器的设计,在分析步进电机的工作原理的基础上,给出了层次化设计方案与 V HDL 程序,并利用Quartus Ⅱ进行了仿真并给出了仿真结果。它以FPGA 作为核心器件,极大地减少了外围元件的使用。 同时,采用V HDL 语言控制可以根据步进电机的不同,改变模块程序的参数就可以实现不同型号步进电机的控制,有利于步 进电机的广泛应用。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-19
    • 文件大小：366592
    • 提供者：springxxy

  1. VHDL语言的层次化设计

  2. VHDL语言的层次化设计VHDL语言的层次化设计VHDL语言的层次化设计

  3. 所属分类：专业指导

    • 发布日期：2010-05-13
    • 文件大小：238592
    • 提供者：hongchen1

  1. EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

  2. 用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

  3. 所属分类：交通

    • 发布日期：2010-11-11
    • 文件大小：2097152
    • 提供者：ssolriu

  1. VHDL硬件乐曲演奏实验

  2. 这是我和自己的兴趣小组共同设计的一个实验方案，并在硬件电路上进行了测试。同时这也是一个VHDL的综合开发程序！有助于提高对VHDL语言层次化设计的认识！

  3. 所属分类：嵌入式

    • 发布日期：2011-11-04
    • 文件大小：451584
    • 提供者：wanglonghua86

  1. VHDL——出租车计价器

  2. 一、实验任务及要求 1. 能实现计费功能，计费标准为：按行驶里程收费，起步费为10.00元，并在车行3公里后再按2元/公里，当计费器计费达到或超过一定收费(如20元)时，每公里加收50%的车费，车停止不计费。 2. 实现预置功能：能预置起步费、每公里收费、车行加费里程。 3. 实现模拟功能：能模拟汽车启动、停止、暂停、车速等状态。 4. 设计动态扫描电路：将车费显示出来，有两位小数。 5. 用VHDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路。 6. 各计数器的计数状

  3. 所属分类：专业指导

    • 发布日期：2013-10-14
    • 文件大小：936960
    • 提供者：benkobe1992

  1. VHDL入门·解惑·经典实例·经验总结

  2. 本书分4部分对VHDL进行了系统的介绍。第1部分为入门篇，介绍了VHDL的常用语法及利用VHDL实现系统层次化设计的方法；第2部分为解惑篇，详细解答了VHDL初学者常见的一些问题；第3部分为实例篇，包括多个常用单元电路的VHDL程序和包括数字频率计在内的多个经典入门题目的参考程序，并给出了2002年北京市大学生电子设计竞赛（EDA专项）的参考设计；第4部分为经验篇，对一些VHDL语句的可综合性进行探讨，并给出了6种可综合的进程语句的模板。 本书内容详实，语言通俗、易懂，附带大量经典入门练习题及

  3. 所属分类：硬件开发

    • 发布日期：2017-07-13
    • 文件大小：34603008
    • 提供者：joxon

  1. VHDL硬件描述语言基础

  2. 简介 基本结构 基本数据类型 设计组合电路 设计时序电路 设计状态机 大规模电路的层次化设计 Function and Procedure

  3. 所属分类：硬件开发

    • 发布日期：2018-01-07
    • 文件大小：415744
    • 提供者：drjiachen

  1. 一种基于VHDL语言的电子钟的设计与实现

  2. 【 摘要 】 本文采用V HDL语言， 运用 自顶向下的设计思想， 将 系统按功能逐层分割的层次化设计 方法 ， 使 用 Mux+p l u s 2集 成 开发 环境 进 行 编辑 ． 逻 辑 综合 自动的 把 VHDL描 述转 变 门级 电路 ． 然 后 进 行渡 形仿 真 ， 最后 通 过 编程 电缆将 所 设计 的 内容 下栽 到 CP L D 器件 中 ． 最 终 实现 了 电子钟 的 设 计 。

  3. 所属分类：嵌入式

    • 发布日期：2009-03-09
    • 文件大小：54272
    • 提供者：mazhixin666

  1. FPGA讲义FPGA应用举例maxplusii使用说明

  2. FPGA 讲义 FPGA 应用举例 maxplusii 使用说明 VHDL语言的层次化设计

  3. 所属分类：硬件开发

    • 发布日期：2009-03-15
    • 文件大小：5242880
    • 提供者：colorfulstar

  1. 我们学校的FPGA的课件

  2. 师资培训FPGA授课提纲 一、 概述（1天） 1． 设计成果展示（引题） 2． FPGA/CPLD开发的优势 3． 三大逻辑厂商主要器件、开发平台 4． 5种硬件描述语言 5． SOPC设计概述 二、 开发步骤（1天） 1． 软件设计 a环境建立设置 b文本设计流程 c原理图设计流程 2． 硬件设计 a利用实验室平台 b自制设备 3．测井信号分离卡开发实例 三、 VHDL语言（10天） 1． 基本结构 2． 实体设计注意点 3． VHDL语言的对象和数据类型 4． VHDL语言中的顺序语句 5

  3. 所属分类：硬件开发

    • 发布日期：2009-04-06
    • 文件大小：13631488
    • 提供者：gazer_yuol

  1. 基于FPGA的交通灯控制系统

  2. 本设计要求实现用VHDL语言设计交通灯，掌握利用FPGA的系统层次化设计实现实现多功能设计。设计要求能够通过仿真和硬件测试，其中实现交通灯的点亮和状态的切换，以及时间的倒计时显示。

  3. 所属分类：其它

    • 发布日期：2018-06-29
    • 文件大小：542720
    • 提供者：qq_41531437

  1. VHDL多功能数字钟

  2. 基于VHDL语言设计出数字钟，具有24小时数码管显示，整点报时，时间设置，闹钟设置，FPGA技术的层次化设计方法；闹钟模拟高低音发声；

  3. 所属分类：硬件开发

    • 发布日期：2018-07-29
    • 文件大小：271360
    • 提供者：hk_dz

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：215040
    • 提供者：weixin_38701340

  1. 在VHDL基础上Petri网并行控制器的实现

  2. Petri网是异步并发系统建模与分析的一种重要工具，1962年由德国科学家C.A.Petri博士创立。40多年来，Petri网理论得到了很大的丰富和发展。Petri网既有直观的图形表示，又有深厚的数学基础；既是层次化的结构模型，又能反映系统的动态性能。     VHDL作为一种高速的硬件描述语言适于描述设计异步并发的系统，因而可与Petri网模型建立联系。用VHDL对模型进行程序设计，为模型的硬件实现奠定了基础。随着大规模、高密度的可编程逻辑器件FPGA和CPLD的问世与应用方面的迅速推广，并且

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：199680
    • 提供者：weixin_38650842

  1. 一种基于CPLD的交通灯控制系统设计

  2. 本设计由于采用自顶向下法设计交通灯控制器，合理地处理灯时分配，分频，控制显示与编码的相互关系，采用VHDL语言层次化和模块化的设计方法，减少了设计芯片的数量、减少系统开发周期，降低了功耗，可以通过改变程序或着外部输入来控制交通灯，经过调试，运行正常。此设计是基于硬件描述语言VHDL，借助CPLD器件完成的数字系统的设计，显示了可编程器件广阔前景，加之工艺的改进，可编程逻辑器件的集成度和速度将进一步提高，性能将进一步完善。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：1015808
    • 提供者：weixin_38610052

  1. 基于VHDL的数字系统层次化设计方法

  2. 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：215040
    • 提供者：weixin_38728555

  1. 基于FPGA的32位ALU软核设计

  2. 介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法，由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成，能实现32位有符号数和无符号数的加减乘除运算，另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartuslI软件环境下进行了功能仿真，通过验证表明，所设计的ALU完全正确，可供直接调用。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：138240
    • 提供者：weixin_38720322
« 12 »