注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL语言设计数字跑表的源代码

  2. VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

  3. 所属分类：专业指导

    • 发布日期：2009-06-30
    • 文件大小：243712
    • 提供者：cjlsk

  1. 使用VHDL语言设计FPGA的几个常见问题的探讨

  2. 使用VHDL语言设计FPGA的几个常见问题的探讨

  3. 所属分类：硬件开发

    • 发布日期：2010-03-07
    • 文件大小：153600
    • 提供者：zzblove

  1. 用VHDL语言设计组合逻辑电路

  2. 实验4：用VHDL语言设计组合逻辑电路（熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体，然后例化此1位全加器4次，创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45，4位加法器的VHDL语言程序如例4-46，P161-162。）

  3. 所属分类：专业指导

    • 发布日期：2010-04-03
    • 文件大小：1048576
    • 提供者：vb123jia

  1. VHDL\第三章 用VHDL语言设计基本逻辑电路.ppt

  2. VHDL\第三章 用VHDL语言设计基本逻辑电路.ppt

  3. 所属分类：专业指导

    • 发布日期：2010-04-23
    • 文件大小：1048576
    • 提供者：dou19890806_

  1. 利用FPGA中的VHDL语言设计的数字钟

  2. 利用FPGA中的VHDL语言设计的数字钟 利用FPGA中的VHDL语言设计的数字钟

  3. 所属分类：硬件开发

  1. VHDL语言设计的交通灯

  2. VHDL语言设计的交通灯，具有黄灯等待功能。

  3. 所属分类：交通

    • 发布日期：2010-06-07
    • 文件大小：30720
    • 提供者：skysonya_shisy

  1. 使用VHDL语言设计FPGA的几个常见问题的探讨

  2. 本文是关于使用VHDL语言设计FPGA的几个常见问题的探讨，详细讨论了在MAX plus II 开发平台下使用VHDL 硬件描述语言设计现场可编程门阵列(FPGA) 时常见的三个问题: 等占空比分频电路、延时任意量的延时电路、双向电路。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-16
    • 文件大小：241664
    • 提供者：ncby0908

  1. VHDL语言设计的 电子时钟

  2. 这是用VHDL语言设计的电子时钟的报告，用的软件是QuatusII,实验系统是康鑫公司的

  3. 所属分类：专业指导

    • 发布日期：2010-06-26
    • 文件大小：646144
    • 提供者：sunyaofei

  1. 用VHDL语言设计液晶显示控制电路

  2. 用VHDL语言设计液晶显示控制电路，很好的VHDL液晶显示电路。

  3. 所属分类：专业指导

    • 发布日期：2010-08-06
    • 文件大小：187392
    • 提供者：jm1231

  1. 基于FPGA的MCS_51核的VHDL语言设计与实现

  2. 基于FPGA的MCS_51核的VHDL语言设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2010-08-08
    • 文件大小：2097152
    • 提供者：thinkfuture

  1. Vhdl语言设计黄金宝典

  2. Vhdl语言设计黄金宝典。 Vhdl语言设计黄金宝典 Vhdl语言设计黄金宝典。

  3. 所属分类：专业指导

    • 发布日期：2010-08-18
    • 文件大小：262144
    • 提供者：jm1231

  1. VHDL语言设计的分频器--通用版

  2. VHDL语言设计的分频器--通用版。非常不错。有详细的讲解和过程。

  3. 所属分类：专业指导

    • 发布日期：2010-08-21
    • 文件大小：421888
    • 提供者：jm1231

  1. 四位无符号数乘法器的VHDL语言设计

  2. 四位无符号数乘法器的VHDL语言设计，四位乘法器输入信号为a_in , b_in , 均为四位无符号数，输出为c_out, 为八位无符号数，有c_out = a_in × b_in 。程序设计中利用a_in与b_in (n) (n= 0, 1, 2, 3) 分别相乘后左移 n位再累加的方法来实现乘法功能。包含程序代码（VHD)、仿真波形图以及简单的设计报告。希望能给你提供一点帮助。

  3. 所属分类：C

    • 发布日期：2010-11-07
    • 文件大小：404480
    • 提供者：ecologysysu

  1. EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

  2. 用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

  3. 所属分类：交通

    • 发布日期：2010-11-11
    • 文件大小：2097152
    • 提供者：ssolriu

  1. 用VHDL语言设计异步通信控制器

  2. （课程设计）使用VHDL语言设计异步通信控制器，用MAXPLUS仿真结果。

  3. 所属分类：专业指导

    • 发布日期：2011-04-04
    • 文件大小：449536
    • 提供者：annielovelife

  1. 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器

  2. 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器

  3. 所属分类：硬件开发

    • 发布日期：2011-04-06
    • 文件大小：2097152
    • 提供者：Augusdi

  1. vhdl语言设计100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2011-05-24
    • 文件大小：234496
    • 提供者：fqingchan

  1. 基于VHDL语言设计的数字频率计

  2. 基于VHDL语言设计的数字频率计，本频率计从开始计最大可......

  3. 所属分类：教育

    • 发布日期：2011-06-20
    • 文件大小：403456
    • 提供者：jkdidjaffi

  1. 使用VHDL语言设计FPGA的几个常见问题的探讨

  2. 本文是关于使用VHDL语言设计FPGA的几个常见问题的探讨。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：88064
    • 提供者：weixin_38609571

  1. 使用VHDL语言设计FPGA的几个常见问题的探讨

  2. 使用VHDL语言设计FPGA的几个常见问题的探讨、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：487424
    • 提供者：weixin_38746926
« 12 3 4 5 6 7 8 9 10 ... 50 »