注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. VHDL和Verilog代码互转工具

  2. VHDL和Verilog代码互转工具，对EDA工程人员会有很大的帮助。免得你学习两种语法

  3. 所属分类：其它

    • 发布日期：2009-09-16
    • 文件大小：3145728
    • 提供者：ywwang123

  1. 有限状态机Finite State Machine详细介绍

  2. 有限状态机（Finite State Machine）是一种时序机，它源自于人们将一个复杂的问题分割成多个简单的部分来处理的思想。状态机通过时钟驱动下的有多个状态，以及状态之间的跳转规则来实现复杂的逻辑，一旦当前的状态确定，也就明确了相关的输入输出。 有限状态机主要分为两个类型：第一类，如果输出只和当前状态有关而和输入无关，称之为Moore状态机；第二类，输出不仅和当前状态有关也和输入有关，称之为Melay型状态机。本节将主要介绍这两类状态机、状态编码以及使用VHDL和Verilog语言描述的

  3. 所属分类：专业指导

    • 发布日期：2009-11-26
    • 文件大小：619520
    • 提供者：cs124dn

  1. vhdl转verilog工具

  2. 完整版的x-hdl工具，可以轻松的实现vhdl代码和verilog代码之间的转换

  3. 所属分类：其它

    • 发布日期：2010-03-16
    • 文件大小：3145728
    • 提供者：lushlife

  1. X-HDL VHDL转Verilog软件

  2. 一款VHDL转为Verilog的软件，如果想看一些VHDL代码，用此工具转化后可成verilog代码，而不用再学VHDL了，但只作为参考了

  3. 所属分类：专业指导

    • 发布日期：2010-04-29
    • 文件大小：3145728
    • 提供者：misrig001

  1. X-HDL 3.2.52

  2. Verilog和VHDL换转的工具，包含license。 测试在XP下可用，Win7下有问题。

  3. 所属分类：其它

    • 发布日期：2010-07-21
    • 文件大小：3145728
    • 提供者：yunhuang2010

  1. 玩转FPGA 让你更加透彻理解FPGA

  2. 玩转FPGA当然是把学习当做玩一样来对待咯，在这里你可以理解很多你以前没搞懂的东西，让你轻松学到很多东西

  3. 所属分类：硬件开发

    • 发布日期：2010-10-21
    • 文件大小：2097152
    • 提供者：wangqin22002

  1. 基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

  2. 清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。

  3. 所属分类：嵌入式

    • 发布日期：2011-01-24
    • 文件大小：3145728
    • 提供者：xumo0611

  1. verilog hdl 转成VHDL软件

  2. verilog hdl 转成VHDL软件，转后修改一下就行

  3. 所属分类：嵌入式

    • 发布日期：2011-05-12
    • 文件大小：3145728
    • 提供者：yangnaihan

  1. XHDL VHDL与Verilog互转工具

  2. 实测可用，貌似也不是很难找，资源分不高，嘿嘿。

  3. 所属分类：硬件开发

    • 发布日期：2011-06-08
    • 文件大小：3145728
    • 提供者：rayverson

  1. VHDL-verilog 代码互转器

  2. VHDL-verilog 代码互转器 绝对是学习和使用FPGA的利器

  3. 所属分类：硬件开发

    • 发布日期：2011-11-15
    • 文件大小：3145728
    • 提供者：walter_bell

  1. x-hdl： verilog vhdl 代码转换

  2. 按照说明安装即可 轻松破解 方便易用 vista测试可用 没有win7所以没测试过win7下安装可否 有安装过的 请给大家分享下经验

  3. 所属分类：硬件开发

    • 发布日期：2012-04-27
    • 文件大小：19922944
    • 提供者：diana333

  1. Verilog转VHDL

  2. Verilog转VHDL

  3. 所属分类：硬件开发

    • 发布日期：2012-05-19
    • 文件大小：3145728
    • 提供者：augusdi

  1. VHDL转换成Verilog vvToForm(RTL VHDL to Verilog)

  2. 通过对VHDL语法及语义分析,把VHDL描述的电路,转成Verilog文件,支持RTL级.

  3. 所属分类：专业指导

    • 发布日期：2006-03-16
    • 文件大小：189440
    • 提供者：RedBrier

  1. FPGA设计资料

  2. 夏宇闻-《Verilog教程》 深入浅出玩转fpga 开始你的Xilinx-FPGA设计之旅1 开始你的FPGA设计之旅

  3. 所属分类：硬件开发

    • 发布日期：2013-05-14
    • 文件大小：35651584
    • 提供者：wethty

  1. Verilog HDL 硬件描述语言（实用版）

  2. Verilog HDL 硬件描述语言 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编

  3. 所属分类：硬件开发

    • 发布日期：2013-07-02
    • 文件大小：4194304
    • 提供者：shappy97

  1. xhdl： VHDL verilog互转利器

  2. xhdl ：verilog与VHDL 互转利器

  3. 所属分类：硬件开发

    • 发布日期：2017-07-03
    • 文件大小：12582912
    • 提供者：cctt66

  1. 基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

  2. 清华大学电子系微机原理课程设计题目。4人合作完成。\n包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。\nQuartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。\n采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。

  3. 所属分类：Android

    • 发布日期：2018-04-15
    • 文件大小：3145728
    • 提供者：daziel

  1. VHDL 转verilog 软件(源代码)

  2. 如题，一个用yacc写的VHDL 转Verilog的工具，很好用啊 verilog , VHDL , 软件 , 源代码

  3. 所属分类：硬件开发

    • 发布日期：2019-08-25
    • 文件大小：30720
    • 提供者：drjiachen

  1. VHDL转Verilog工具.rar

  2. 硬件描述语言 是硬件设计人员和电子设计自动化 工具之间的界面 其主要目的是用来设计文件 建立电子系统行为级的仿真 模型 即利用计算机的巨大能力对用 或 建模的复杂数字逻辑进行仿真 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 ??????? 根据 网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模

  3. 所属分类：其它

    • 发布日期：2020-07-06
    • 文件大小：19922944
    • 提供者：qq_39697426
« 12 »