该模型实现的是：输入五个数值（补码表示的数），然后输出数列中最大的负数，使用MAX plus进行的模拟，硬件描述语言VHDL；这个是大三的时候的一个课程设计，着实是挺难的，里面还是有很多bug和不足之处，但是勉强含糊过了老师的关

报告+仿真。输入包含5个整数（有符号数）的数组M，输出最大负数的绝对值（A类）。完成系统的总体设计， 画出模型机数据通路框图；设计微程序控制器（CISC 模型计算机） 的逻辑结构框图；设计机器指令格式和指令系统；设计时序产生器电路；设计所有机器指令的微程序流程图；设计操作的所有单元电路， 并用 VHDL 语言（也可使用 GDF 文件--图形文件）描述；对模型机中控制器单元，设计模型机的各个部件进行编程， 并使之成为一个统一的整体， 即形成顶层电路。由给出的题目和设计的指令系统编写相应的汇编语言源