注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：39845888
    • 提供者：xqq524148626

  1. 嵌入式系统开发圣经

  2. 嵌入式系统开发圣经 大小为42M的书，给你提供详细的嵌入式开发知识，是学习的好资料 本书特色：详细的理论讲解，让你全面了解当前嵌入式开发系统的发展趋势。以信息家电、智能型手机、PDA产品为出发点，广泛深入地分析相关的嵌入式系统技术。适用于产品主管、系统设计分析人员及欲进入该领域的工程师。是一本开发嵌入式系统产品必备的入门圣经，进入嵌入式系统领域的宝典。 目录： 第1章 嵌入式系统的介绍 1-1 嵌入式系统概述 1-1-1 嵌入式系统的组成 1-1-2 典型的嵌入式系统 1-1-3 嵌入式系统的

  3. 所属分类：硬件开发

    • 发布日期：2006-06-09
    • 文件大小：44040192
    • 提供者：chenxh

  1. 基于指令前缀的专用VLIW压缩技术研究与实现

  2. 指令槽空闲率高是VLIW处理器一直面临的问题。通过对专用VLIW处理器架构及其应用程序进行分析，提出了VLIW指令前缀压缩技术。该技术通过删除各个指令字中无效的指令槽操作来对VLIW指令字进行压缩。同时设计了解压缩电路，对压缩代码进行解压缩处理。实验结果表明，该技术能够以较小的面积代价换取约47.2%的指令存储器面积的节省。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：276480
    • 提供者：weixin_38519849

  1. VLIW处理器的设计与实现

  2. 介绍了基于FPGA实现VLIW微处理器的基本方法，对VLIW微处理器具体划分为5个主要功能模块。依据FPGA的设计思想，采用自顶向下和文本与原理图相结合的流水线方式的设计方法，进行VLIW微处理器的5个模块功能设计，从而最终实现VLIW微处理器的功能，并进行了板级功能验证。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：191488
    • 提供者：weixin_38673548

  1. 单片机与DSP中的瑞萨采用平行运算和结构优化提高DSP核处理速度

  2. 瑞萨科技(Renesas)日前宣布开发出一种高速低功耗可合成DSP(数字信号处理器)核系统级芯片(SoC)器件。该DSP核采用了一种包括饱和预测器电路的新型饱和处理方法，以及可提高运行速度的分层结构布局技术。这些技术进展有助于实现比以前的瑞萨DSP设计快约20%的内核速度。       用于新型特大指令字组(VLIW)型可合成DSP核的测试芯片已采用90nm CMOS工艺制造成功。该内核可在1.2V电源电压条件下实现1.047GHz的最高工作频率。在该速度条件下执行一次128点(tap)远红外

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：62464
    • 提供者：weixin_38653385

  1. 单片机与DSP中的瑞萨推出采用高速运行技术的1GHz可合成DSP核

  2. 瑞萨科技宣布已开发出一种高速、低功耗可合成DSP（数字信号处理器）核系统级芯片（SoC）器件。该DSP核采用了一种包括饱和预测器电路的新型饱和处理方法，以及可提高运行速度的分层结构布局技术。这些技术进展有助于实现比以前的瑞萨DSP设计快约20%的内核速度。 　　用于新型特大指令字组（VLIW）型可合成DSP核的测试芯片已采用90nm CMOS工艺制造成功。该内核可在1.2V电源电压条件下实现1.047GHz的最高工作频率。在该速度条件下执行一次128点（tap）远红外（FIR）滤波器操作的功

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：103424
    • 提供者：weixin_38637805