注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VLSI课程实验案列报告

  2. cadence virtuoso设计反相器的电路图，版图并通过相应的DRC和LVS；并设计了三种或非门的电路图；最后设计了静态存储器并提取CDL网表，通过Hspice建立完成时间、保持时间和C-Q延时的仿真

  3. 所属分类：硬件开发

    • 发布日期：2019-09-07
    • 文件大小：1048576
    • 提供者：yiyang14