注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字信号处理、计算、程序、

  2. 第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL 设计方法概述 第五章 基本运算逻辑和它们的VerilogHDL 模型

  3. 所属分类：其它

    • 发布日期：2009-04-28
    • 文件大小：1048576
    • 提供者：xipengfei

  1. Verilog HDL硬件描述语言.rar

  2. www.bestlinux.cn西安万达嵌入式 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15

  3. 所属分类：C++

    • 发布日期：2009-05-06
    • 文件大小：4194304
    • 提供者：qiang215510171

  1. Verilog HDL硬件描述语言.pdf

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-05-07
    • 文件大小：4194304
    • 提供者：wuchengbai

  1. Verilog教程（PDF格式）

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-05-11
    • 文件大小：3145728
    • 提供者：xiongyanping

  1. Verilog HDL简明教程.doc

  2. Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广

  3. 所属分类：嵌入式

    • 发布日期：2009-05-13
    • 文件大小：268288
    • 提供者：hometownjlu

  1. verilog 简明教程

  2. 对verilog初学者很有用。 Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数 字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结 构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建 模语言。此外，Verilog HDL 语言提供了编程语

  3. 所属分类：嵌入式

    • 发布日期：2009-06-12
    • 文件大小：328704
    • 提供者：jiang_shuguo

  1. 夏宇闻verilog讲稿ppt

  2. 夏宇闻verilog讲稿 6个ppt分为入门讲解、HDL讲解、示例讲解、2个语法讲解、语法进阶讲解。

  3. 所属分类：专业指导

    • 发布日期：2009-06-23
    • 文件大小：514048
    • 提供者：perfectzhi

  1. VHDL写的51核学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。

  2. VHDL和Verilog写的51核，学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核，能对MCU的构架、处理流程有个清晰的概念。

  3. 所属分类：专业指导

    • 发布日期：2009-06-24
    • 文件大小：977920
    • 提供者：fangmingoy

  1. Verilog 教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2009-07-06
    • 文件大小：3145728
    • 提供者：wanghanding1988

  1. Verilog HDL程序设计教程

  2. Verilog HDL程序设计教程 ，很好的FPGA教程； 第1章、EDA技术综述 2、EDA设计软件与设计流程 3、VERILOG HDL设计初步 4、VERILOG HDL语言要素 5、VERILOG HDL行为语句 6、进程、任务与函数 7、VERILOG HDL的描述风格 8、仿真 9、VERILOG HDL设计进阶 10、设计方法与设计技巧的探讨 11、VERILOG HDL综合设计实践 12、算法与复杂逻辑的实现 13、EDA软件使用指南 附录A B

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：11534336
    • 提供者：viphotman

  1. 很经典的verilog教程

  2. 什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-07-28
    • 文件大小：3145728
    • 提供者：gwtwind2040

  1. 很好的verilog hdl 教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2009-08-03
    • 文件大小：3145728
    • 提供者：brucehust

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. 夏宇闻Verilog经典教程 很实用啊

  2. 夏宇闻的Verilog经典教程 第一章数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 还有很多啊

  3. 所属分类：其它

    • 发布日期：2009-08-07
    • 文件大小：1048576
    • 提供者：s52zok

  1. verilog pdf

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-20
    • 文件大小：4194304
    • 提供者：renesas2

  1. Verilog VHDL硬件描述语言教程

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

  3. 所属分类：其它

    • 发布日期：2009-09-01
    • 文件大小：3145728
    • 提供者：xiaoping2009

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 从零开始学CPLD和Verilog HDL编程技术

  2. 从零开始学CPLD和Verilog HDL编程技术

  3. 所属分类：硬件开发

    • 发布日期：2014-07-19
    • 文件大小：34603008
    • 提供者：baiyanxiang2008

  1. Verilog+HDL

  2. Verilog、HDL两种嵌入式系统软件开发语言，相信大家看了后会有很大收获的。

  3. 所属分类：硬件开发

    • 发布日期：2009-01-07
    • 文件大小：1048576
    • 提供者：yxf224

  1. Verilog HDL 简明教程

  2. 简介：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期

  3. 所属分类：嵌入式

    • 发布日期：2009-04-12
    • 文件大小：138240
    • 提供者：irisflowers
« 12 3 4 5 6 7 8 9 10 ... 31 »