注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数据恢复电路（串并转换）

  2. 数据恢复电路，2位输入，4位输出，Verilog语言编程，

  3. 所属分类：专业指导

    • 发布日期：2009-05-07
    • 文件大小：1024
    • 提供者：h2761

  1. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  2. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-02-08
    • 文件大小：167936
    • 提供者：h490213220

  1. FPGA串并转换设计技巧

  2. 打包压缩的 包括： FPGA 设计的四种常用思想与技巧.pdf 一些提高fpga运行速度的方法.doc 用VERILOG HDL语言实现并串、串并接口的转换.PDF

  3. 所属分类：硬件开发

    • 发布日期：2010-04-12
    • 文件大小：276480
    • 提供者：yaoxw062240

  1. 用Verilog+HDL语言实现并串、串并接口的转换

  2. CPU与外部通信时有串口和并行传输两者模式，通过硬件语言实现并串、串并接口的转换

  3. 所属分类：专业指导

    • 发布日期：2010-05-20
    • 文件大小：167936
    • 提供者：fhh434102

  1. 基于verilog的串并与并串实现

  2. 串并与并串的verilog实现及其代码，是自己做的实验报告，供大家参考，都是在仿真软件下仿真通过的

  3. 所属分类：嵌入式

    • 发布日期：2010-11-15
    • 文件大小：3145728
    • 提供者：yongsheng16524

  1. 串并转化verilog

  2. 利用verilog语言编写的串并转换模块，已经经过验证通过。

  3. 所属分类：其它

    • 发布日期：2011-02-28
    • 文件大小：161792
    • 提供者：yangxiaoytu

  1. Verilog串口通讯设计

  2. 简单讲述了Verilog串口通讯设计的流程，并附有一段参考程序，供读者参阅

  3. 所属分类：硬件开发

    • 发布日期：2011-09-12
    • 文件大小：177152
    • 提供者：sqqwm

  1. 可综合的8位串并转换verilog代码

  2. 简单的串行数据到8位并行数据的转换，verilog语言描述

  3. 所属分类：网络基础

    • 发布日期：2011-09-20
    • 文件大小：351
    • 提供者：luosu20062075

  1. 串并转换Verilog HDL

  2. 用Verilog HDL实现32位串行输入，1024位并行输出，并附带了测试文件，经验证可以很好的实现大位数的串并转换

  3. 所属分类：系统安全

    • 发布日期：2011-10-19
    • 文件大小：21504
    • 提供者：xubaoling1316

  1. verilog 串并转化 夏宇闻程序

  2. verilog 串并转化 夏宇闻程序，这个是夏宇闻书上的，程序，经过仿真成了， 祝你也成功

  3. 所属分类：硬件开发

    • 发布日期：2011-10-19
    • 文件大小：3072
    • 提供者：hasodron

  1. 串并转换Verilog HDL

  2. 串并转换Verilog HDL FPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

  3. 所属分类：网络基础

    • 发布日期：2012-02-26
    • 文件大小：2048
    • 提供者：fenglema

  1. FPGA串并转换代码(verilog)

  2. FPGA串并转换代码 (verilog) 可用.

  3. 所属分类：其它

    • 发布日期：2012-06-02
    • 文件大小：2048
    • 提供者：foreverx11

  1. verilog串口通信程序.pdf

  2. verilog 编写的串口程序。网上整理并验证过！

  3. 所属分类：硬件开发

    • 发布日期：2013-04-16
    • 文件大小：309248
    • 提供者：hurriwind

  1. 串并转换Verilog代码设计

  2. 自己编写的串并转换verilog 代码，经过Modelsim 软件仿真，验证了设计的正确性。

  3. 所属分类：硬件开发

    • 发布日期：2013-12-14
    • 文件大小：918528
    • 提供者：linxi502

  1. verilog串并转换

  2. verilog编写 实现1:8串并转换输出 用于降速处理

  3. 所属分类：硬件开发

    • 发布日期：2014-06-02
    • 文件大小：917
    • 提供者：yan363282186

  1. 串并转换Verilog

  2. 串并转换 仿真通过.

  3. 所属分类：硬件开发

    • 发布日期：2014-06-19
    • 文件大小：7340032
    • 提供者：u014729275

  1. 串并转换与并串转换的Verilog实现

  2. quartus环境下工程，自己写的sipo和piso两个模块，用verilog分别实现串并转换和并串转换，通俗易懂

  3. 所属分类：硬件开发

    • 发布日期：2014-10-09
    • 文件大小：339968
    • 提供者：reggae25

  1. 光通讯中PPM调制设计程序中的串并转换

  2. 这是光通信中PPM调制方式中的串并转换程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助

  3. 所属分类：其它

    • 发布日期：2014-12-25
    • 文件大小：319488
    • 提供者：wm978864289

  1. 串并转换 verilog

  2. 串并转换 verilog

  3. 所属分类：硬件开发

    • 发布日期：2017-06-01
    • 文件大小：7340032
    • 提供者：u011758225

  1. Verilog编写串并转换，包含modsim编写的testbench文件

  2. Verilog编写串并转换，包含modsim编写的testbench文件

  3. 所属分类：硬件开发

    • 发布日期：2017-12-20
    • 文件大小：3072
    • 提供者：qq_40318907
« 12 3 4 5 6 7 »