注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ARM7 Verilog代码及设计文档

  2. ARM7 Verilog代码及设计文档，里面有详细的ARM内核代码，并有详细的开发文档和详细的注释。对于开发CPU的人员来说是个非常好的学习资料。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-01
    • 文件大小：659456
    • 提供者：jouney316

  1. vivado自定义IP核的设计及调用系统IP核

  2. 关于vivado中自定义IP核的设计还有调用系统IP核，内部的管教约束代码已经给了，很完整的一篇文档

  3. 所属分类：项目管理

    • 发布日期：2015-04-10
    • 文件大小：2097152
    • 提供者：xucao58

  1. I2C总线控制器设计及Verilog源代码_经下载验证

  2. 这是个人设计的I2C总线的控制器。已封装好I2C总线的4种基本操作（写单字节，写多字节，读单字节和读读多字节）。在这个资源当中，包含自己写的设计文档和使用方式，以及Verilog源代码。此过程经过Xilinx开发板下载验证且没有问题。

  3. 所属分类：硬件开发

    • 发布日期：2016-06-05
    • 文件大小：1048576
    • 提供者：enjoylife2018

  1. 反馈清零以及反馈置数计数器（内含Verilog HDL代码及文档）

  2. 任意模值计数器包含反馈清零计数器以及反馈置数计数器等，本文档给出了反馈清零计数器和反馈置数计数器的verilog设计代码以及文档描述，仿真等

  3. 所属分类：硬件开发

    • 发布日期：2018-05-19
    • 文件大小：277504
    • 提供者：reborn_lee

  1. 环形计数器、扭环计数器（内含文档及verilog HDL代码）

  2. 移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-19
    • 文件大小：230400
    • 提供者：reborn_lee

  1. 可逆计数器（内含文档及Verilog HDL设计代码）

  2. 可逆计数器是一种双向计数器，可以进行递增计数，也可以进行递减计数，根据计数控制信号的不同，在时钟脉冲的作用下，计数器可以进行加1或减1的操作。 下面描述的是一个位宽为4的可逆计数器，即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-19
    • 文件大小：107520
    • 提供者：reborn_lee

  1. 8421BCD码计数器（内含文档及Verilog HDL设计代码）

  2. 计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来， clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-19
    • 文件大小：136192
    • 提供者：reborn_lee