点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - Verilog基础.ppt
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Verilog硬件描述语言讲义1.ppt
随着EDA技术的发展,使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早,语法严格,而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。 VHDL和Verilog HDL两者相比,VHDL的书写规则比Verilog烦琐一些,但verilog自由的语法也容易让少数初学者出错。 国外电子专业很多会在本科阶段教授VHDL,在研究生阶段教授verilog。从国内来看,VHDL的参考书很多,便于查找
所属分类:
C
发布日期:2009-07-16
文件大小:4194304
提供者:
wangchao5670347
北航夏宇闻verilog讲稿ppt.rar
一些关于verilog和VHD的基本知识,有利于基础入门
所属分类:
专业指导
发布日期:2010-09-11
文件大小:514048
提供者:
tayutayu123
verilog_tutorial
学习verilog的英语课件,涵盖verilog的基础知识,内容详实。
所属分类:
电信
发布日期:2012-06-04
文件大小:193536
提供者:
xdrobin
EDA技术与应用(第3版)[江国强][电子教案]ppt
EDA技术;电路设计仿真软件PSpice、Muhisim8的使用方法;可编程逻辑器件的工作原理、分类及应用;硬件描述语言Verilog HDL的语法要点与设计实例;数字集成软件Quartus n、仿真软件ModelSim、综合软件SynplifyPro等的使用方法及设计流程;EDA技术综合设计实例。 本书内容全面,注重基础,理论联系实际,突出实用性,并使用大量图表说明问题,编写简明精炼、针对性强,设计实例都通过了编译,设计文件和参数选择都经过验证,便于读者对内容的理解和掌握。
所属分类:
讲义
发布日期:2015-10-28
文件大小:8388608
提供者:
gongchangmuyi
8051算术逻辑运算单元设计
论文+答辩PPT+开题报告 本文主要研究如何在熟悉FPGA设计的基础上,利用Verilog HDL(硬件描述语言)编码实现MCS51算术逻辑运算单元的所有功能,并利用仿真工具对所实现的运算器进行仿真验证和综合。
所属分类:
嵌入式
发布日期:2009-04-26
文件大小:601088
提供者:
xiao123135229
Verilog教程PPT
verilog教程PPT,是针对初学者非常实用的资源,课程适合基础和中等的人群。具有很清晰的可读性。
所属分类:
讲义
发布日期:2018-08-17
文件大小:771072
提供者:
yuan0707
数字IC芯片设计.ppt
RTL(Register Transfer Level)设计 利用硬件描述语言,如verilog,对电路以寄存器之间的传输为基础进行描述 综合: 将RTL级设计中所得的程序代码翻译成实际电路的各种元器件以及他们之间的连接关系,可以用一张表来表示,称为门级网表(Netlist)。 STA(Static Timing Analysis,静态时序分析): 套用特定的时序模型(Timing Model),针对特定电路分析其是否违反设计者给定的时序限制(Timing Constraint) 整个ASIC
所属分类:
其它
发布日期:2019-09-15
文件大小:1048576
提供者:
weixin_38743481
语法篇 Verilog基础语法.ppt
语法篇 Verilog基础语法ppt,语法篇 Verilog基础语法
所属分类:
其它
发布日期:2019-09-15
文件大小:5242880
提供者:
weixin_38743481
Verilog基础.ppt
入门基本语法,包括3-8译码器,数据选择器,D触发器,计数器等等Verilog代码。
所属分类:
专业指导
发布日期:2020-05-21
文件大小:1048576
提供者:
weixin_44736005
数字电路基础PPT+资料.rar
01+QuartusⅡ和Modelsim简介及Test+bench的编写入门; ch0+数字逻辑+课程简介; ch9+Verilog+HDL基础; 74HC151++8选1选择器.ms10; Lab1+Quartus+及FPGA的熟悉及使用; Lab2+三表决电路的设计与实现
所属分类:
讲义
发布日期:2020-01-28
文件大小:22020096
提供者:
qq_43529437