点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - Verilog定时器源码
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
FPGA源代码-从零开始走进FPGA-例程汇总.rar
1)water_led_design 一个项目吧,但是结构很完整,基本上都是必须的部分了,虽说只是流水灯 http://www.chinaaet.com/lib/detail.aspx?id=87304 (2)edge_tech_design verilog的边沿检测技术,在fpga信号处理中应用相当的大,这也是一门艺术 http://www.chinaaet.com/lib/detail.aspx?id=87305 (3)synchronism_design fpga中往往会遇到跨时钟,或者
所属分类:
硬件开发
发布日期:2014-04-09
文件大小:1048576
提供者:
qq396581272
QPSK突发信号符号同步方案设计与FPGA实现1.pdf
本文首先阐述了突发信号同步的理论基础,包括通信系统中突发信号同步的特点、插值理论、插值器在定是同步中的应用和前向符号同步。讨论了一种适合于突发通信模式下的数据辅助型符号同步定时偏差估计算法。 最后,本文介绍了在MATLAB对突发模式下QPSK信号的同步算法仿真过程和结果,仿真结果符合预期设计要求,并根据算法流程进行FPGA设计实现,给出了该数字接收机定时同步单元的逻辑结构,并通过仿真测试进一步验证本文前面所介绍的符号同步算法的可行性。FPGA设计语言采用Verilog HDL,开发和仿真测试平台
所属分类:
电信
发布日期:2020-07-19
文件大小:1048576
提供者:
qq_18845861
Verilog定时器源码
定时器,对应博文《定时器设计于层次化设计》
所属分类:
嵌入式
发布日期:2021-01-21
文件大小:2048
提供者:
m0_51261356