Combinational Logic High level tactics 各种描述组合逻辑的方法 Resource sharing Sequential Logic Finite State Machine

软件介绍: VerilogHDL代码格式器一键完成格式VerilogHDL代码    本软件暂时只支持VerilogHDL代码文件(*.v),替代传统的使用空格或者tab字符手动调整代码格式的方法. 添加代码文件(*v)后,只需点击格式化代码按钮,软件就会开始对列表中选定的代码文件进行格式化,并在代码列表中显示代码格式化的结果.代码文件状态智能检测    提供文件状态智能检测功能.代码文件刚加入文件列表中,状态显示为问号.经过格式化处理成功后状态显示为对钩.如果文件在外部被修改,本软件也会